<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 利用FFT IP Core實(shí)現(xiàn)FFT算法

          利用FFT IP Core實(shí)現(xiàn)FFT算法

          作者: 時(shí)間:2012-03-23 來(lái)源:網(wǎng)絡(luò) 收藏

          結(jié)合工程實(shí)踐,介紹了一種利用 實(shí)現(xiàn)的方法,設(shè)計(jì)能同時(shí)對(duì)兩路實(shí)數(shù)序列進(jìn)行256點(diǎn)運(yùn)算,并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求模平方運(yùn)算,且對(duì)數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計(jì)采用低成本的FPGA實(shí)現(xiàn),具有成本低、性能高、靈活性強(qiáng)、速度快等特點(diǎn),而且通過(guò)工程應(yīng)用證明了設(shè)計(jì)是正確可行的。

          本文引用地址:http://www.ex-cimer.com/article/190610.htm

          由于FFT(快速傅里葉變換)的問(wèn)世,促進(jìn)了數(shù)字信號(hào)處理這門(mén)學(xué)科的成熟,它可應(yīng)用于傅里葉變換理論所能涉及的任何領(lǐng)域。FFT傳統(tǒng)實(shí)現(xiàn)

          方法無(wú)非是軟件(軟件編程)和硬件(專(zhuān)用芯片ASIC)兩種,F(xiàn)PGA的出現(xiàn)使人們?cè)贔FT的實(shí)現(xiàn)方面又多了一種選擇。FPGA同時(shí)具有軟件編程的靈活性和ASIC電路的快速性等優(yōu)點(diǎn),適合高速數(shù)字信號(hào)處理。大多數(shù)FPGA廠(chǎng)商都提供了可配置的邏輯核()實(shí)現(xiàn)各種功能,其中包括FFT (知識(shí)產(chǎn)權(quán)核)。使用這些資源允許設(shè)計(jì)師將更多的時(shí)間和精力放在改善增加系統(tǒng)功能上,這無(wú)疑將大大減少設(shè)計(jì)風(fēng)險(xiǎn)及縮短開(kāi)發(fā)周期。

          本設(shè)計(jì)采用了Altera公司的FFT Core實(shí)現(xiàn)FFT功能,可同時(shí)實(shí)現(xiàn)兩路256點(diǎn)實(shí)數(shù)數(shù)據(jù)的FFT轉(zhuǎn)換,并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求模平方運(yùn)算,設(shè)計(jì)對(duì)數(shù)據(jù)具有連續(xù)處理的能力。FPGA芯片選用的是有史以來(lái)成本最低的Altera公司的Cyclone系列的芯片,F(xiàn)FT內(nèi)核是Altera MegaCore FFT-V2.0.0,整個(gè)設(shè)計(jì)成本低、性能好,已經(jīng)成功地應(yīng)用到雷達(dá)產(chǎn)品中。

          2 原理和FFT Core介紹

          設(shè)計(jì)用到的包括同時(shí)計(jì)算兩個(gè)實(shí)函數(shù)的FFT算法和CORDIC算法。

          2.1 同時(shí)計(jì)算兩個(gè)實(shí)函數(shù)的FFT算法

          DFT(離散傅里葉變換)的定義為:

          60.jpg

          式(1)中,都假定時(shí)間函數(shù)x(n)是一個(gè)復(fù)函數(shù)。但是在許多FFT的實(shí)際應(yīng)用中,時(shí)間函數(shù)往往是實(shí)函數(shù)。下面介紹的算法可以有效地減少實(shí)數(shù)序列FFT的計(jì)算工作量,從而提高計(jì)算速度。該方法可歸納為如下幾個(gè)步驟:
          ①函數(shù)h(n)和g(n)是兩個(gè)實(shí)函數(shù),n=0,1,…,N-1;
          ②將其中的一個(gè)作為實(shí)部而另一個(gè)作為虛部,構(gòu)成復(fù)函數(shù)z(n)為:
          z(n)=h(n)+jg(n), n=0,1,…,N-1;
          ③計(jì)算z(n)的N點(diǎn)DFT得:

          61.gif

          式中,H(k)和G(k)分別是h(n)和g(n)的DFT。

          詳細(xì)的推導(dǎo)過(guò)程參見(jiàn)文獻(xiàn)[2]。

          2.2 CORDIC算法原理

          CORDIC(The Coordinate Rotational Digital Computer)算法是一種循環(huán)迭代算法,其基本思想是用一系列與運(yùn)算基數(shù)相關(guān)角度的不斷偏擺從而逼近所需旋轉(zhuǎn)的角度。從廣義上講它是一個(gè)數(shù)值性計(jì)算逼近的方法,由于這些固定的角度與計(jì)算基數(shù)有關(guān),運(yùn)算只有移位和加減??捎迷撍惴▉?lái)計(jì)算的函數(shù)包括乘、除、平方根、正弦、余弦正切、向量旋轉(zhuǎn)(即復(fù)數(shù)乘法)以及指數(shù)運(yùn)算等。CORDIC的基本原理如下。

          向量x+jy,旋轉(zhuǎn)角度θ到向量x'+jy',假設(shè)的方向用δ表示,旋轉(zhuǎn)的角度為θi,并且θi滿(mǎn)足關(guān)系:tanθi=2i。則由文獻(xiàn)[3]的推導(dǎo)可知:

          62.gif

          2.3 FFT Core簡(jiǎn)介

          FFT-V2.0.0是Altera公司2004年2月新發(fā)布的FFT知識(shí)產(chǎn)權(quán)核,它是一個(gè)高性能、高度參數(shù)化的快速傅里葉變換(FFT)處理器,支持Cyclone、


          上一頁(yè) 1 2 3 4 下一頁(yè)

          關(guān)鍵詞: FFT Core IP 算法

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();