基于Protel 99SE環(huán)境下PCB設(shè)計規(guī)范與技巧

(4)為防止不同工作頻率的模塊之間的互相干擾，一般盡量縮短高頻部分的布線長度，同時對模擬與數(shù)字電路應(yīng)分別布置在PCB板的兩面，分別使用不同的層布線，中間用地層隔離的方式。

(5)振蕩器外殼接地，時鐘線要盡量短，且不能引得到處都是。時鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積，而不應(yīng)該走其它信號線，以使周圍電場趨近于零;

(6)預(yù)先對要求比較嚴(yán)格的線(如高頻線)進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，以避免平行走線容易產(chǎn)生寄生耦合和層間的竄擾。

(7)設(shè)計布線時應(yīng)讓布線長度盡量短，以減少由于走線過長帶來的干擾為問題，特別是一些重要信號線，如時鐘線，務(wù)必將其振蕩器放在離器件很近的地方。一般不要出現(xiàn)一端浮空的布線，以避免出現(xiàn)“天線效應(yīng)”，減少不必要的干擾輻射和接受，否則帶來不可預(yù)知的結(jié)果;

(8)任何信號線都不要形成環(huán)路，如不可避免，環(huán)路應(yīng)盡量小，這樣對外的輻射越少，接收外界的干擾也越小。信號線的過孔要盡量少，關(guān)鍵的線盡量短而粗，并在兩邊加上保護(hù)地來盡量減小信號的回路面積。

最后要進(jìn)行布線優(yōu)化和絲印，俗話說“沒有最好的，只有更好的”，不管你怎么挖空心思的去設(shè)計，等你畫完之后，再去看一看，還是會覺得很多地方可以修改的。一般設(shè)計的經(jīng)驗是：優(yōu)化布線的時間是初次布線的時間的兩倍。感覺沒什么地方需要修改之后，就可以鋪銅了(Pla-ce->polygon Plane)。鋪銅一般鋪地線(注意模擬地和數(shù)字地的分離)，多層板時還可能需要鋪電源。對于絲印，要注意不能被器件擋住或被過孔和焊盤去掉。同時，設(shè)計時正視元件面，底層的字應(yīng)做鏡像處理，以免混淆層面。

4 設(shè)計評審

PCB板圖設(shè)計完成后，根據(jù)相應(yīng)的質(zhì)量評審要求，對設(shè)計進(jìn)行設(shè)計評審。評審的內(nèi)容大體分為下面幾個方面：

(1)檢查定位孔、定位件等機械尺寸是否與結(jié)構(gòu)圖一致。

(2)檢查高頻、高速、時鐘等易受干擾的信號線，是否回路面積最小、是否遠(yuǎn)離干擾源，是否有多余的過孔和繞線、是否跨地層分割區(qū)。

(3)檢查晶體、變壓器、光耦、電源模塊下面是否有信號線穿過，應(yīng)盡量避免在其下面穿線，特別是晶體下面應(yīng)盡量鋪設(shè)接地的銅皮。

(4)檢查器件的序號是否有序排列，絲印標(biāo)示等是否覆蓋焊盤、過孔等。

(5)檢查布線完成情況是否百分之百，是否有線頭，是否有孤立的銅皮。