<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA高速數(shù)據(jù)采集與傳輸?shù)穆暦鶞y井系統(tǒng)

          基于FPGA高速數(shù)據(jù)采集與傳輸?shù)穆暦鶞y井系統(tǒng)

          作者: 時間:2012-03-09 來源:網(wǎng)絡 收藏

          摘要 針對測井中信號速度低、操作繁瑣等問題,提出一種的新方法。該設計系統(tǒng)采用高速AD轉換,以靈活、高效性價比芯片-EP1C6為平臺,利用USB,實現(xiàn)了基于Verilog的聲幅測井系統(tǒng)。最終,在上位機得到的聲幅測井曲線用來判斷固井質量。在水泥膠結良好時,固井聲幅測井值低;水泥膠結差時,固井聲幅測井值高。
          關鍵詞 ;;聲幅測井

          地球物理測井的方法有多種,如電測井、聲波測井、核測井、地層傾角測井、成像測井等,但聲波測井是惟一可以獲得井壁直觀圖像的測井方法。聲波測井和電法測井,核測井相比,問世較晚,但近20年來發(fā)展迅速,其主要優(yōu)點是不受泥漿性質,礦化度及泥漿侵入的影響。同樣,巖石聲學研究了聲波在巖石或地層中的產(chǎn)生、傳播、接收和各種效應,為聲波技術發(fā)展提供了理論基礎。所謂聲波是指彈性介質中傳播的壓強、應力、體積元形變,質點位移,質點速度等的形變或幾種形變的綜合。最簡單的聲波測井儀由發(fā)射器和接收器組成,接收器所接收到的聲波包括直達波、反射波、滑行波和沿儀器外殼傳播的聲波,聲波測井的探測范圍一般是指井壁滑行波的影響范圍。
          聲波測井是應用較廣泛的現(xiàn)代測井方法之一。其采用聲波的速度、幅度在巖石、巖層孔隙、含油氣水等介質中傳播時的全波記錄得出的不同物理地質特征來研究和解決地質問題,進而發(fā)現(xiàn)油氣、煤、金屬與非金屬、放射性、地熱、地下水等礦產(chǎn)資源。
          一般常用的聲波測井方法可以分為聲波速度測井。聲波幅度測井和聲波全波列測井。這里使用的是聲波幅度測井,聲波幅度測井是研究巖層對聲波幅度的衰減特性的測井方法。井下信號通過電纜傳輸至井上后,如何對上傳的信號進行及時、高速、準確的處理從而傳輸?shù)缴衔粰C以得到測井曲線是至關重要的。

          1 聲幅測井概述
          固井聲幅測井也稱水泥膠結測井。聲幅測井的井下部分如圖1所示。套管應與水泥膠結良好,套管外固結的水泥環(huán)完整,否則套管外有泥漿存在。套管與泥漿界面的聲阻抗比套管與水泥環(huán)的大,就是說套管與泥漿的聲耦合較差,套管與水泥環(huán)的聲耦合較好。

          本文引用地址:http://www.ex-cimer.com/article/190675.htm

          a.jpg


          因此,套管與水泥膠結差時,套管波的能量不易通過管外泥漿傳播,接收到的套管波幅度大,反之則到達接收器的套管波能量小。即在水泥膠結良好時,固井聲幅測井值低;水泥膠結差時,固井聲幅測井值高。

          2 系統(tǒng)硬件設計
          井下上傳的信號CBL(75 mV,20 kHz)經(jīng)模數(shù)開關多路選擇后,進入A/D采樣,采樣完成后數(shù)據(jù)進入進行高速處理,處理后的數(shù)據(jù)由USB模塊上傳至上位機。系統(tǒng)框圖如圖2所示。

          b.jpg


          2.1 模數(shù)開關設計
          模數(shù)開關使用AD7502芯片。AD7502是一款單芯片CMOS雙路4通道模擬多路復用器。它根據(jù)2個二進制地址輸入A0,A1和一個使能輸入的狀態(tài)EN,將2路輸出總線OUT1-4,OUT5-8,切換至8路輸入S1,S2,S3,S4,S5,S6,S7,S8中的2路S1S5,S2S6,S3S7,S4S8。通過對模數(shù)開關的控制可以選擇A/D的是CBL信號或AC信號。
          2.2 A/D采集模塊
          數(shù)據(jù)采集使用AD1671芯片,AD1671芯片為12位1.25 Msample·s-1,轉換時間為800 ns的芯片。
          2.3 FPGA主電路模塊
          數(shù)據(jù)處理及存儲使用EP1C6芯片,cyclone EP1C6是Altera推出的一款高性價比FPGA,工作電壓3.3 V,內核電壓1.5 V。采用0.13μm工藝技術,全銅SRAM工藝,其密度為5 980個邏輯單元,包含20個128×36位的RAM塊,總的RAM空間達到20×(128×36)=92 160位。而本設計的采樣周期為2 ms,采樣間隔為1μs,每次需存儲16位,共需存儲2 000×16=32 000位,可以滿足設計要求。內嵌2個鎖相環(huán)電路和一個用于連接SDRAM的特定雙數(shù)據(jù)率接口,工作頻率高達200MHz。
          2.4 USB數(shù)據(jù)傳輸模塊
          USB傳輸使用CH375芯片。CH375是一個USB總線的通用接口芯片,支持USB-HOST主機方式和USB-DEVICE/SLAVE設備方式。這里采用設備方式。
          2.5 電源模塊
          由于FPGA正常工作時要求先給I/O口供電再給內核供電,斷電時要求先給內核斷電再給I/O口斷電,為保證嚴格的上電順序,系統(tǒng)使用AS2830-3.3 V可將電壓由5 V轉換到3.3 V,使用AS2830-1.5 V可將電壓由5 V轉換成1.5 V,IA0505S為穩(wěn)壓正負雙輸出電源模塊,可將電壓由5 V轉換成-5 V,這樣就可以滿足各部分工作需求。


          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();