一種多通道時(shí)鐘分頻和觸發(fā)延遲電路的設(shè)計(jì)
加入技術(shù)交流群
分布式節(jié)點(diǎn)是該中央定時(shí)觸發(fā)系統(tǒng)的核心，而時(shí)鐘分頻和觸發(fā)延遲也是分布式節(jié)點(diǎn)最重要的任務(wù)。分布式節(jié)點(diǎn)主要由微處理器和FPGA組成，外圍由以太網(wǎng)絡(luò)端口，光電轉(zhuǎn)化模塊等等組成。微處理器接收核心模塊發(fā)送的分頻系數(shù)和延遲參數(shù)，F(xiàn)PGA主要根據(jù)微處理器傳輸來(lái)的參數(shù)對(duì)輸入的基準(zhǔn)時(shí)鐘進(jìn)行相應(yīng)的分頻，并對(duì)核心模塊發(fā)送的主觸發(fā)信號(hào)進(jìn)行延遲輸出。時(shí)鐘同步系統(tǒng)分布式節(jié)點(diǎn)結(jié)構(gòu)如圖2所示。本文引用地址：http://www.ex-cimer.com/article/190787.htm
2 時(shí)鐘分頻設(shè)計(jì)
對(duì)基準(zhǔn)時(shí)鐘的整數(shù)分頻主要分為等占空比偶數(shù)分頻和等占空比奇數(shù)分頻，它們的分頻原理也是不同的，必須要分別對(duì)待。對(duì)于單通道偶數(shù)分頻，設(shè)計(jì)比較簡(jiǎn)單，之前已經(jīng)有很多這方面的研究，在此不再贅述。在本設(shè)計(jì)中，由于EAST定時(shí)觸發(fā)系統(tǒng)需要多路分頻信號(hào)，可以在程序設(shè)計(jì)的時(shí)候采用VHDL里面的類屬參量和元件例化語(yǔ)句，類屬參量Generic是一種端口界面常數(shù)，常以一種說(shuō)明的形式放在實(shí)體或塊結(jié)構(gòu)體前的說(shuō)明部分。類屬參數(shù)映射的綜合處理較簡(jiǎn)單，所有的參數(shù)配置都通過(guò)Generic map來(lái)傳遞，子模塊內(nèi)部只需要根據(jù)上層模塊指定的參數(shù)進(jìn)行綜合即可。整數(shù)時(shí)鐘分頻電路需要在一個(gè)程序中可以同時(shí)對(duì)基準(zhǔn)時(shí)鐘進(jìn)行奇數(shù)和偶數(shù)分頻，所以在頂層文件中需要聲明元件的語(yǔ)句格式如下：
時(shí)鐘分頻設(shè)計(jì)的RTL Viewer，即在FPGA中所設(shè)計(jì)的電路原理圖如圖3所示，所有的計(jì)數(shù)分頻模塊都采用同樣的基準(zhǔn)時(shí)鐘，以保證每路時(shí)序信號(hào)能夠完全的同步。
評(píng)論