IBIS 模型：利用 IBIS 模型研究信號完整性問題
加入技術(shù)交流群
集總式電路與分布式電路對比
傳輸線一經(jīng)定義，下一個步驟便是確定電路布局代表集總式系統(tǒng)還是分布式系統(tǒng)。一般而言，集總式系統(tǒng)體積較小，而分布式電路則要求更多的板空間。小型電路具備有效的長度 (LENGTH)，其在信號方面比最快速電氣特性要小。要成為合格的集總式系統(tǒng)，PCB 上的電路必須要滿足如下要求：
（5）
其中，tRise 為以秒為單位的上升時間。
在 PCB 上實(shí)施一個集總式電路以后，端接策略便不是問題了。根本上而言，我們假設(shè)傳送至傳輸導(dǎo)線中的驅(qū)動器信號瞬間到達(dá)接收機(jī)。
IBIS 模型的數(shù)據(jù)組織結(jié)構(gòu)
根據(jù) IC 的電源電壓范圍，一個 IBIS 模型包括三、六或者九個角的數(shù)據(jù)。決定這些角的變量為硅工藝1、電源電壓和結(jié)溫。某個器件模型的具體工藝/電壓/溫度 (PVT) SPICE角對創(chuàng)建精確的 IBIS 模型至關(guān)重要。額定值不同，硅工藝也各異，創(chuàng)建的模型也有弱有強(qiáng)。設(shè)計(jì)人員根據(jù)組件的電源要求定義電壓設(shè)置，并讓其在額定值、最小值和最大值之間變化。最后，根據(jù)組件的指定溫度范圍、額定功耗和封裝的結(jié)點(diǎn)到環(huán)境熱阻，即 θJA，來確定組件硅結(jié)點(diǎn)的溫度設(shè)置。
表1列舉了一個例子，其為三 PVT 變量及其與 TI 24 位生物電勢測量 ADC ADS129x 系列的 CMOS 工藝關(guān)系。這些變量用于實(shí)施六次SPICE模擬。第一次和第四次模擬均使用額定工藝模型、額定電源電壓和室溫條件下的結(jié)點(diǎn)溫度。第二次和第五次模擬均使用弱工藝模型，低電源電壓和高結(jié)溫。第三次和第六次模擬使用強(qiáng)工藝模型、更高的電源電壓和更低的結(jié)溫。PVT值之間的關(guān)系映射CMOS工藝的最佳角。
表 1 ADS1296 IBIS 模型的 PVT 模擬角
角數(shù) | 硅工藝 | 電源電壓（V） | 溫度（°C） |
1 | 額定 | 1.8 | 27 |
2 | 弱 | 1.65 | 85 |
3 | 強(qiáng) | 2.0 | -40 |
4 | 額定 | 3.3 | 27 |
5 | 弱 | 3.0 | 85 |
6 | 強(qiáng) | 3.6 | -40 |
信號完整性評估的規(guī)定發(fā)送器規(guī)范包括輸出阻抗 (ZT) 和升降時間（分別為tRise和 tFall）。圖 5 顯示了列舉自 IBIS 模型文件的 TI ADS1296 封裝ads129x.ibs。5用于產(chǎn)生阻抗的值顯示在“[Pin]”關(guān)鍵字下面，其也位于緩沖模型（未顯示）中。升降時間位于 IBIS 模型數(shù)據(jù)列表的瞬態(tài)部分。
圖 5 ADS1296的IBIS 模型封裝列表，包括 L_pin 和 C_pin 值
輸入和輸出引腳的阻抗
任何信號的引腳阻抗均由加至模型阻抗的封裝電感和電容組成。圖 5 中，關(guān)鍵字“[Component]”、“[Manufacturer]”和“[Package]”描述了一個具體的封裝，即64引腳PBGA（ZXG）。具體引腳的封裝電感和電容可在“[Pin]”關(guān)鍵字下面找到。例如，在引腳 5E 處，信號 GPIO4，可找到 L_pin 和 C_pin 值。該信號和封裝的 L_pin（引腳電感）和 C_pin（引腳電容）值為 1.4891 nH 和 0.28001 pF。
第二個重要的電容值為硅電容，即C_comp。C_comp值可在 ads129x.ibs 文件的模型 DIO_33 列表中的“[Model]”關(guān)鍵字下面找到（參見圖 6）。該模型中的C_comp 為 DIO 緩沖器的電容，其電源引腳電壓為 3.3V。“|”符號表示注釋；因此，該列表的有效C_comp值為3.0727220e-12 F（典型值）、2.3187130e-12 F（最小值）和 3.8529520e-12 F（最大值），PCB 設(shè)計(jì)人員可從中選取。在 PCB傳輸線設(shè)計(jì)階段，3.072722 pF 典型值為正確的選擇。
圖 6 ads129x.ibs 文件 C_comp 值模型 DIO_33 列表
圖 7 端接-校正策略
評論