<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于ARM和CPLD的嵌入式視覺系統(tǒng)設(shè)計

          基于ARM和CPLD的嵌入式視覺系統(tǒng)設(shè)計

          作者: 時間:2011-08-18 來源:網(wǎng)絡(luò) 收藏

          由圖1可見,微處理器的總線接在上,在對功耗有嚴格要求的場合中,只需要在中,將OV6620的同步時序信號所對應(yīng)的引腳與LPC2214連接在上的中斷引腳相連,系統(tǒng)就可以轉(zhuǎn)換成方案1的形式。對CPLD而言,引腳相連的僅僅是組合邏輯,降低了功耗。方案1的具體工作過程可見參考文獻[1]。

          未標(biāo)題-4.jpg

          圖2 OV6620輸出時序圖

          在Verilog語言中,對上升沿的檢測是通過always語句來實現(xiàn)的。例如檢測時鐘信號cam_pclk的上升沿:
          未標(biāo)題-5.jpg

          圖3 行處理得到的線形圖

          根據(jù)得到的結(jié)果,可以計算出更多關(guān)于跟蹤物體的信息:

          ① 計算區(qū)域面積。計算每條線段的長度l(n),然后將l(n)進行累積疊加,即可獲得跟蹤區(qū)域面積值S。
          未標(biāo)題-6.jpg



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();