基于FPGA短波差分跳頻信號發(fā)生器的設(shè)計與實現(xiàn)
加入技術(shù)交流群
3 短波差分跳頻信號發(fā)生器的實現(xiàn)
本設(shè)計采用XILINX公司推出的型號為XC4VSX35-10FF66的FPGA開發(fā)板，利用XILINX公司提供的FPGA開發(fā)工具套件，使用Verilog和VHDL兩種語言編寫完成。
數(shù)字頻率合成子模塊的8個數(shù)字頻率合成器，每個數(shù)字頻率合成單元生成8路不同頻率的數(shù)字載波信號，共可生成64個不同頻率的數(shù)字載波信號，G函數(shù)的頻率控制字與差分跳頻信號頻率對照表如表3所示。本文引用地址：http://www.ex-cimer.com/article/191074.htm
圖4為基于FPGA的短波差分跳頻信號發(fā)生器軟件仿真圖，最下方的信號為輸出的數(shù)字差分跳頻信號，由仿真時間可以看出每經(jīng)過200μs輸出的差分跳頻信號頻率發(fā)生一次變化，即實現(xiàn)跳速為5000hop／s。圖5為數(shù)字差分跳頻信號經(jīng)DA轉(zhuǎn)換后變?yōu)槟M差分跳頻信號的硬件測試結(jié)果，其中(a)為示波器顯示圖，(b)為頻譜分析儀顯示圖。
4 結(jié)束語
短波差分跳頻通信系統(tǒng)為高速率短波傳輸提供了一種新的方法。差分跳頻體制集調(diào)制、解調(diào)和跳頻圖案于一體，是一種特殊的調(diào)制解調(diào)方式，具有數(shù)字化程度高、極易實現(xiàn)高跳速和高數(shù)據(jù)率、抗跟蹤干擾能力強(qiáng)等優(yōu)點。本文在介紹差分跳頻G函數(shù)算法原理基礎(chǔ)之上，對短波差分跳頻信號發(fā)生器進(jìn)行了基于FPGA的整體系統(tǒng)優(yōu)化設(shè)計，并分別在軟件和硬件環(huán)境下進(jìn)行了仿真與實現(xiàn)。
評論