<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

          Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

          作者: 時(shí)間:2011-07-20 來源:網(wǎng)絡(luò) 收藏


          2 效應(yīng)及其影響
          空間電子設(shè)備由于其所處的軌道不同,受到的影響也不相同,但是,總的來講對 影響比較大的效應(yīng)主要有:總劑量效應(yīng)(TID:Total IonizingDose)、單粒子翻轉(zhuǎn)(SEU:Single Event Upset)、單粒子閂鎖(SEL:Single Event Latch-up)、單粒子功能中斷(SEFI:Single Event Functional Interrupt)、單粒子燒毀(SEB:Single Event Burnout)、單粒子瞬態(tài)脈沖(SET:Single Event Tran-sient)、位移損傷(Displacement Damage)等。上述輻射效應(yīng)產(chǎn)生的機(jī)理不盡相同,引起的失效形式也不同。
          的配置存儲器、DCM、CLB、塊存儲器對單粒子翻轉(zhuǎn)比較敏感,可通過TMR(三倍冗余法)、Scrubbing等來解決。
          單粒子閉鎖會(huì)導(dǎo)致FPGA電流增大,局部溫度升高,有時(shí)甚至可以高達(dá)200℃上,如果FPGA長時(shí)間處于高溫狀態(tài)將導(dǎo)致器件的永久損壞。只有降低電源電壓才能退出閂鎖狀態(tài),因此在檢測到單粒子閂鎖之后最好的辦法是斷開器件的電源。
          FPGA中單粒子功能中斷的敏感部分為配置存儲器、上電復(fù)位電路(POR:power on reset)、
          Select-MAP接口和JATAG接口,分別可通過Monitor the DONE pin、Read and Write to FAR、Read-back and compare to known CRC和toggling PROG等措施解決,對所有SEFI,提供IP監(jiān)視和改正。
          單粒子瞬態(tài)脈沖能引起FPGA內(nèi)部邏輯電路的短時(shí)錯(cuò)誤,可通過TMR、Scrubbing等來解決。單粒子瞬態(tài)脈沖對于小于0.25 μm工藝的FPGA影響較大。
          上述輻射效應(yīng)對FPGA造成的影響有的是永久性的,如總劑量效應(yīng)、單粒子燒毀、位移損傷;有的是能夠恢復(fù)的,如單粒子翻轉(zhuǎn)、單粒子功能中斷、單粒子瞬態(tài)脈沖。接下來根據(jù)對上述輻射影響的分析,研究提高FPGA抗輻射效應(yīng)的可靠性設(shè)計(jì)方法。

          3 FPGA抗輻射效應(yīng)可靠性設(shè)計(jì)
          FPGA抗輻射效應(yīng)可靠性設(shè)計(jì)可以從以下幾方面進(jìn)行考慮:FPGA整體設(shè)計(jì)加固考慮;散布內(nèi)部間接檢測輻射效應(yīng)的自檢模塊;引入外部高可靠性的電子器件在空間中不可避免地會(huì)受到輻射效應(yīng)監(jiān)測模塊等措施。
          3.1 整體加固設(shè)計(jì)
          在電子設(shè)備的外面一般采用一定厚度的材料對輻射進(jìn)行屏蔽,屏蔽可以減少設(shè)備所受的輻射效應(yīng)。不同的材料對不同的粒子有著不同的屏蔽性能,經(jīng)常采用的材料有鋁、鉭和脂類化合物等。整體屏蔽的辦法在航天電子設(shè)備中使用較多,也比較成熟。
          結(jié)合我們實(shí)際,考慮整星及電控機(jī)箱的整體屏蔽效果,在軌高500km及四年工作壽命條件下,選器件耐輻射能力10~20krad(Si)以上。
          3.2 冗余設(shè)計(jì)
          冗余設(shè)計(jì)方法是被公認(rèn)為比較可靠的應(yīng)對輻射效應(yīng)的方法。常用的冗余設(shè)計(jì)有三倍冗余法(TMR:Triple Module Redundancy)和部分三倍冗余法(PTMR:PartialTriple Module Redundancy)。圖2所示為推薦的三倍冗余設(shè)計(jì)邏輯,這種邏輯充分的考慮了SEU、SET產(chǎn)生的
          影響。雖然TMR帶來了可靠性的提高,但是也會(huì)使模塊的速度降低(有的甚至低到原來的80%)、占用資源和功率增加(約為3.2倍)。

          本文引用地址:http://www.ex-cimer.com/article/191092.htm

          b.JPG


          TMR:Throughput Logic
          簡單復(fù)制(Three copies of the original design-Logic and I/O)
          TMR Tradeoffs(TMR折中方案)
          設(shè)計(jì)時(shí)可以根據(jù)實(shí)際情況對關(guān)鍵部分使用部分三倍冗余法。全部邏輯和敏感端口三模冗余有時(shí)需要權(quán)衡做出折衷,如下表。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();