基于DM642的高分辨率紅外熱像儀設(shè)計(jì)與實(shí)現(xiàn)

紅外成像技術(shù)早期在軍事領(lǐng)域有著廣泛的應(yīng)用[1]，隨著非制冷紅外熱成像技術(shù)的生產(chǎn)成本大幅度降低以及紅外成像和測(cè)溫具有非接觸、無(wú)損等特點(diǎn)，該產(chǎn)品的應(yīng)用目前已延伸到了電力、消防、工業(yè)、醫(yī)療、安防等各個(gè)領(lǐng)域。
常見(jiàn)的熱像儀都是以FPGA、DSP、ARM為核心實(shí)現(xiàn)，其中以FPGA為核心的嵌入系統(tǒng)[2]具有并行處理和實(shí)時(shí)性強(qiáng)的優(yōu)點(diǎn)，只是FPGA在任務(wù)調(diào)度、網(wǎng)絡(luò)協(xié)議等功能設(shè)計(jì)上處理起來(lái)較為復(fù)雜。以ARM為核心的嵌入系統(tǒng)[3]能夠輕松實(shí)現(xiàn)多任務(wù)調(diào)度、移植各種復(fù)雜的網(wǎng)絡(luò)協(xié)議及實(shí)現(xiàn)多種IO接口，但ARM的處理器架構(gòu)在實(shí)時(shí)性和高吞吐量上能力較差。
為實(shí)現(xiàn)更高性?xún)r(jià)比，滿(mǎn)足紅外圖像數(shù)據(jù)處理和傳輸要求，本文提出以TI公司的DM642處理器為核心設(shè)計(jì)紅外熱像儀。從硬件上看，該處理器主頻能夠工作在600 MHz以上，并且片內(nèi)具有多總線(xiàn)、多處理器單元，具有多種IO總線(xiàn)和多通道EDMA，加上片內(nèi)自帶的VP口、EMIF接口和EMAC控制器，能夠無(wú)縫連接外部設(shè)備，如FPGA、SDRAM、FLASH、網(wǎng)絡(luò)物理層芯片等。同時(shí)為了降低設(shè)計(jì)復(fù)雜性和更好地利用處理器硬件資源，TI公司還針對(duì)6000系列的高性能DSP處理器，提供BIOS操作系統(tǒng)、DDK驅(qū)動(dòng)開(kāi)發(fā)包、NDK網(wǎng)絡(luò)協(xié)議棧開(kāi)發(fā)包以及RF5程序框架等。利用DM642和TI達(dá)芬奇多核系列DSP處理器的軟硬件通用性，基于DM642設(shè)計(jì)的嵌入系統(tǒng)還可以很方便地移植到性能更強(qiáng)的達(dá)芬奇平臺(tái)。
1 設(shè)計(jì)總體框架
總體設(shè)計(jì)如圖1所示。首先紅外探測(cè)器把熱輻射轉(zhuǎn)換為電信號(hào)數(shù)據(jù)；其次FPGA接收探測(cè)器串行輸出的數(shù)據(jù)并調(diào)整時(shí)序后加入行同步和場(chǎng)同步信號(hào)形成RAW格式的熱圖數(shù)據(jù)，這種RAW格式的數(shù)據(jù)可以直接通過(guò)DM642的采集VP口輸入到DSP中。當(dāng)VP口采集到一幀以后就會(huì)給DM642產(chǎn)生輸入中斷，此時(shí)DM642就可以對(duì)熱圖數(shù)據(jù)進(jìn)行非均勻性校正[4]、直方圖均衡、溫度計(jì)算，模擬視頻生成、數(shù)字視頻網(wǎng)絡(luò)傳輸?shù)忍幚?。由于選用的是處理性能強(qiáng)的DM642，結(jié)合TI公司的BIOS操作系統(tǒng)及DDK、NDK、RF5等開(kāi)發(fā)軟件包，因此本設(shè)計(jì)可以選用價(jià)格較為低廉的FPGA芯片進(jìn)行數(shù)據(jù)采集的時(shí)序處理，如EP1C6T144C8，從而把復(fù)雜的數(shù)據(jù)處理和傳輸?shù)裙δ芊诺紻M642芯片中，提高系統(tǒng)的穩(wěn)定性和靈活性。

2 硬件設(shè)計(jì)
2.1 紅外探測(cè)器接口電路
紅外探測(cè)器選用FILR公司的Photon 640機(jī)芯，該探測(cè)器實(shí)現(xiàn)熱輻射到電信號(hào)的轉(zhuǎn)換。機(jī)芯內(nèi)置非制冷氧化釩(VOx)焦平面陣列，像素分辨率達(dá)到640×480，提供8 bit或14 bit的串行低電壓差分信號(hào)LVDS（Low Voltage Differential Signaling）圖像輸出，并且可以方便地通過(guò)串口進(jìn)行配置。由圖2所示，機(jī)芯提供8根引腳輸出，其中數(shù)據(jù)時(shí)鐘PH_DCLK+和PH_DCLK-、幀同步時(shí)鐘PH_FSYNC+和PH_FSYNC-、數(shù)據(jù)輸出PH_DATA+和PH_DATA-，均為L(zhǎng)VDS信號(hào)格式，通過(guò)DS90LV032A芯片轉(zhuǎn)換為3 V CMOS信號(hào)，轉(zhuǎn)換后的數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)輸出到FPGA中對(duì)應(yīng)引腳。TXD_PHOTON和RXD_PHOTON為串口發(fā)送和接收引腳，通過(guò)MAX3232CD芯片轉(zhuǎn)換為T(mén)TL信號(hào)后連接到DM642對(duì)應(yīng)的引腳上。

2.2 FPGA的接口設(shè)計(jì)
FPGA采用Altera Cyclone系列的EP1C6T144C8，包含5 980個(gè)邏輯單元，價(jià)格低廉、處理性能適中。主要實(shí)現(xiàn)以下功能接口：(1)紅外探測(cè)器接口。根據(jù)機(jī)芯輸出的時(shí)鐘信號(hào)和幀同步信號(hào)把熱圖數(shù)據(jù)采集到FPGA，并且為了和DM642的VP采集口的RAW格式數(shù)據(jù)一致，還需要在采集的熱圖數(shù)據(jù)中添加行同步和幀同步信號(hào)。(2)ADV7179編碼器配置和時(shí)鐘接口。為了降低DM642 I2C控制的復(fù)雜度，對(duì)編碼器的配置和初始化通過(guò)FPGA完成，并且為了顯示PAL格式的紅外模擬視頻，編碼器還需要一個(gè)27 MHz的時(shí)鐘信號(hào)，該信號(hào)也是通過(guò)FPGA的PLL模塊產(chǎn)生。(3)DM642接口。分別包括：16 bit的數(shù)據(jù)接口，輸入用VP1，因此需要和VP1的DATA[9:2]以及 DATA[19:12]連接；采集使能接口 VP1CTL0；采集時(shí)鐘接口VP1CLK0。具體如圖3所示，H為行同步，V為幀同步，F(xiàn)PGA在VP1CTL0為高電平時(shí)輸出一行數(shù)據(jù)，數(shù)據(jù)的采集時(shí)鐘為VP1CLK0。

2.3 DM642的接口設(shè)計(jì)
DM642作為系統(tǒng)設(shè)計(jì)的核心，其主要接口如圖4所示，主要包括：(1)通過(guò)EMIF總線(xiàn)對(duì)SDRAM和FLASH進(jìn)行數(shù)據(jù)讀寫(xiě)。FLASH主要保存程序代碼、與熱像儀相關(guān)的配置和測(cè)溫系數(shù)等數(shù)據(jù)；SDRAM是程序運(yùn)行中需要用到的外部存儲(chǔ)器，由于基于BIOS操作系統(tǒng)的代碼量都較大，無(wú)法把程序和數(shù)據(jù)都加載到DM642的L2緩存中，因此必須合理使用SDRAM，并且將其配置為L(zhǎng)2的外部CACHE，通過(guò)EDMA通道和L2對(duì)應(yīng)一致。(2)編碼器接口。ADV7179的時(shí)鐘信號(hào)和初始化由FPGA提供，但編碼器的輸入數(shù)據(jù)由DM642通過(guò)VP0提供，數(shù)據(jù)格式是8位寬的BT.656格式，內(nèi)嵌同步信號(hào)，因此這里不再需要提供額外的行同步和幀同步信息。(3)FPGA接口。這部分在介紹FPGA接口設(shè)計(jì)時(shí)已經(jīng)提到，DM642需要把VP1配置為RAW格式的采集模式，采集寬度為16位，采集時(shí)鐘和采集使能信號(hào)都由FPGA提供。(4)EMAC接口。DM642內(nèi)嵌EMAC控制器，并且在片內(nèi)由EDMA通道及通過(guò)專(zhuān)用的EMAC數(shù)據(jù)線(xiàn)和外部物理層芯片LXT971ALC連接，這種架構(gòu)設(shè)計(jì)正是DM642網(wǎng)絡(luò)通信性能優(yōu)異的保證，具體的測(cè)試結(jié)果在實(shí)驗(yàn)與總結(jié)部分給出。EMAC控制器還可以通過(guò)MDIO接口對(duì)LXT971ALC芯片進(jìn)行配置，獲取以太網(wǎng)連接狀態(tài)信息等。(5)I2C接口，該接口主要用來(lái)配置探測(cè)器，使得探測(cè)器工作在合適的模式，并且獲取相關(guān)的配置信息，如探測(cè)器內(nèi)部溫度、控制快門(mén)校正等。