基于FPGA的線陣CCD驅(qū)動設(shè)計

摘要：電荷耦合器件(CCD)作為一種新型的光電器件，被廣泛地應(yīng)用于非接觸測量。而CCD驅(qū)動設(shè)計是CCD應(yīng)用的關(guān)鍵問題之一。為了克服早期CCD驅(qū)動電路體積大，設(shè)計周期長，調(diào)試困難等缺點，以線陣CCD圖像傳感器TCD1251UD為例，介紹一種利用可編程邏輯器件FPGA實現(xiàn)積分時閫和頻率同時可調(diào)的線陣CCD驅(qū)動方法，使用Verilog語言對驅(qū)動電路方案進行了硬件描述，采用QuartusII對所設(shè)計的時序進行系統(tǒng)仿真。仿真結(jié)果表明，該驅(qū)動時序的設(shè)計方法是可行的。
關(guān)鍵詞：線陣CCD；可編程邏輯器件；積分時間；頻率

電荷耦合器件(CCD)作為新興的固體成像器件——圖像傳感器，具有體積小、重量輕、分辨力高、噪聲低、自掃描、工作速度快、靈敏度高、可靠性好等優(yōu)點，受到人們的高度重視，廣泛應(yīng)用于圖像傳感、景物識別、非接觸無損檢測、文件掃描等領(lǐng)域。其應(yīng)用系統(tǒng)的關(guān)鍵技術(shù)在于CCD驅(qū)動信號的產(chǎn)生及輸出信號的處理。以往經(jīng)常采用的驅(qū)動方法主要偏重硬件的實現(xiàn)，調(diào)試困難，靈活性較差。而單片機驅(qū)動方法雖編程靈活，但存在資源浪費較多、頻率較低的缺陷。復(fù)雜可編程邏輯器件FPGA具有編程靈活、集成度高、速度快、容量大、功耗小、可靠性好等優(yōu)點，并且節(jié)省PCB板的空間，可移植性好，使用靈活。因此，結(jié)合實際應(yīng)用需要，設(shè)計了基于復(fù)雜可編程邏輯器件FPGA的CCD驅(qū)動時序設(shè)計，使用Verilog語言對驅(qū)動電路方案進行了硬件描述，采用QpartusⅡ?qū)λO(shè)計的時序進行了系統(tǒng)仿真。

1 CCD圖像傳感器TCD1251UD
TCD1251UD芯片是日本東芝公司生產(chǎn)的一種高靈敏度、低暗電流、具有2 700個有效像元的雙溝道兩相線陣CCD圖像傳感器。它的中心距為11μm，最佳工作頻率為1 MHz，光敏單元陣列總長為29．7 mm。該傳感器可用于傳真、圖像掃描和OCR。它的結(jié)構(gòu)包括：MOS電容存儲柵、轉(zhuǎn)移柵電極SH、CCD模擬移位寄存器φ1和φ2信號輸出單元OS和補償輸出單元DOS。

2 TCD1251UD的驅(qū)動時序要求
TCD1251UD的驅(qū)動脈沖波形圖如圖1所示，各信號之間定時關(guān)系如表1所示。