直接數(shù)字頻率合成器的PFGA實(shí)現(xiàn)
加入技術(shù)交流群
通常相位累加器的位數(shù)N很大，實(shí)際設(shè)計(jì)中受到體積和成本的限制。為了節(jié)省ROM的容量采用相位截?cái)嗟姆椒?，一般只取累加器輸出的高幾位作為ROM的尋址地址。設(shè)計(jì)中取累加結(jié)果的高8位(N=8)來進(jìn)行查表，也就是說余弦ROM有256個(gè)尋址地址，數(shù)據(jù)寬度為16。為了驗(yàn)證本系統(tǒng)設(shè)計(jì)的正確性，利用Modelsim軟件對(duì)上述程序仿真，仿真結(jié)果如圖2所示。本文引用地址：http://www.ex-cimer.com/article/191136.htm
信號(hào)發(fā)生器功能驗(yàn)證無誤，用示波器觀測(cè)實(shí)驗(yàn)波形如圖3所示，信號(hào)頻譜如圖4所示。
5 結(jié)語
直接數(shù)字頻率合成(DDS)技術(shù)屬第三代頻率合成技術(shù)，與第二代基于鎖相環(huán)頻率合成技術(shù)相比，利用DDS技術(shù)合成的輸出波形具有良好的性能指標(biāo)本。設(shè)計(jì)采用Xilinx公司Spartan-3系列的XC3S200芯片和高速16位D／A轉(zhuǎn)換器MAX5885。在DDS的工作原理的基礎(chǔ)上，介紹基于FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)方法。 通過設(shè)置參數(shù)可以靈活控制輸出頻率和分辨率。設(shè)計(jì)出具有精度高，選擇參數(shù)控制輸出信號(hào)，產(chǎn)生一個(gè)理想的波形。從測(cè)試結(jié)果可看出，該系統(tǒng)工作穩(wěn)定、可靠，并具有較好的參考與實(shí)用價(jià)值。
評(píng)論