<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 寬帶信道化接收機(jī)研究與實(shí)現(xiàn)

          寬帶信道化接收機(jī)研究與實(shí)現(xiàn)

          作者: 時(shí)間:2011-05-31 來源:網(wǎng)絡(luò) 收藏


          3 機(jī)硬件平臺(tái)
          3.1 硬件系統(tǒng)
          由矢量信號源(JUNG JIN SG-1710)產(chǎn)生0~200 MHz的信號,經(jīng)過變壓器后進(jìn)入A/D,輸出LVDS數(shù)據(jù)和同步時(shí)鐘給FPGA。通過壓控振蕩器,產(chǎn)生200MHz的差分時(shí)鐘驅(qū)動(dòng)A/D。A/D轉(zhuǎn)換器選取LTC2242-10,它是Linear公司推出的10位250 MSPS,高IF采樣模/數(shù)轉(zhuǎn)換器,該器件提供1.2GHz模擬輸入帶寬,需要2.5V的工作電源。FPGA采用的是Altera公司的StratixⅡ系列的EP2S60F484,等級為C5。壓控振蕩器采用A/D公司的AD9516-3,AD9516-3提供多路輸出時(shí)鐘分配功能,具有亞皮秒級抖動(dòng)性能,還配有片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)。AD-9516-3提供4路LVDS輸出的工作頻率達(dá)800 MHz,在該系統(tǒng)中LVDS輸出200 MHz的時(shí)鐘驅(qū)動(dòng)A/D。系統(tǒng)硬件框圖如圖6所示。

          本文引用地址:http://www.ex-cimer.com/article/191185.htm

          k.jpg


          3.2 硬件系統(tǒng)實(shí)現(xiàn)
          根據(jù)多項(xiàng)濾波器組理論和Matlab程序仿真的結(jié)果,在FPGA內(nèi)部實(shí)現(xiàn)信號的信道化。中頻化的信號通過變壓器經(jīng)AD采集后輸出差分?jǐn)?shù)據(jù)。由圖2數(shù)字機(jī)實(shí)現(xiàn)框圖可知,在0~200 MHz的范圍內(nèi)均勻信道化成16個(gè)信道,因此需要對數(shù)據(jù)進(jìn)行16/2即8倍的抽取,又由于100~200 MHz是0~100 MHz的鏡像,所以8信道是0信道的一個(gè)延遲,9信道是1信道的一個(gè)延遲,以此類推,15信道是7信道的一個(gè)延遲。所以經(jīng)過抽取的數(shù)據(jù)將出現(xiàn)50%的覆蓋,在FPGA內(nèi)部的實(shí)現(xiàn)方法如圖7所示。

          l.jpg


          圖7中每個(gè)單元為10位的D觸發(fā)器,第一級采用一個(gè)時(shí)鐘clk8x,第二和第三級采用時(shí)鐘clk1x,即為第一級時(shí)鐘的8分頻,時(shí)鐘的分頻和相位設(shè)置可以通過FPGA內(nèi)部的PLL設(shè)置。
          根據(jù)圖2,抽取到的數(shù)據(jù)需要濾波,根據(jù)多項(xiàng)濾波理論,抽取后的每個(gè)信道需要和原型低通濾波器的系數(shù)做卷積。由圖4可知該FIR濾波器的特性,根據(jù)Matlab計(jì)算得到該濾波器的96階系數(shù),經(jīng)過8倍抽取和2倍內(nèi)插補(bǔ)0,生成16×12的矩陣。得到的矩陣的每一行作為相應(yīng)信道的卷積系數(shù),卷積的實(shí)現(xiàn)過程如圖8所示。

          m.jpg


          圖8中第一級的模塊為10位的D觸發(fā)器,第二級為乘法器,第三級為加法器,每一級的時(shí)鐘采用相同的時(shí)鐘。
          由于多項(xiàng)濾波結(jié)構(gòu)的特性,每個(gè)信道卷積后需要做并行的FFT計(jì)算,所以不能使用QuartusⅡ自帶的IP核FFT模塊,因?yàn)槠渥詭FT模塊是串行計(jì)算的,而且最小支持64點(diǎn)的計(jì)算。
          FFT的程序編寫由復(fù)數(shù)乘法器和D觸發(fā)器組成,這里用到16點(diǎn)的FFT有4級,每一級都要舍位保留一位符號位,因?yàn)闊o限制的保留數(shù)據(jù)位會(huì)造成FPGA的資源不夠,所以不僅需要通過計(jì)算調(diào)整舍位,還要確保精度。
          圖9和圖10顯示了A/D采集到的數(shù)據(jù)和信道化后的數(shù)據(jù)。

          a.jpg


          圖9為矢量信號源發(fā)生器產(chǎn)生的在第0個(gè)信道上的正弦信號,顯示的是經(jīng)過A/D采集后FPGA讀取到的數(shù)字信號用SignalTapⅡ顯示。

          4 結(jié)論
          文中給出機(jī)在Matlab環(huán)境下的算法和精度仿真,驗(yàn)證了算法的可行性。并根據(jù)軟件無線電思想搭建信道化接收機(jī)硬件平臺(tái),實(shí)現(xiàn)了信號的信道化,實(shí)現(xiàn)了對0~100 MHz頻率范圍的中頻信號8信道的數(shù)字信道化。根據(jù)仿真結(jié)果和實(shí)際硬件測量得到的結(jié)果,表明該信道化接收機(jī)具有良好的檢測能力,也證明寬帶信道化接收機(jī)的在非協(xié)作通信中的檢測能力和應(yīng)用意義。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: 寬帶 信道化接收

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();