基于FPGA和TFT彩屏液晶的便攜示波器設(shè)計(jì)
加入技術(shù)交流群
2．1 信號(hào)調(diào)理電路
信號(hào)調(diào)理電路實(shí)現(xiàn)了對(duì)輸入信號(hào)的程控衰減放大，它由增益變化范圍線性連續(xù)可調(diào)的可控增益放大器AD603組成。通過FPGA，結(jié)合8位D／A轉(zhuǎn)換芯片CA3338E，對(duì)兩片AD603引腳端的輸入電壓進(jìn)行控制，增益和控制電壓關(guān)系為：
其中，Vc1，Vc2分別表示兩片AD603的控制電壓。
在工作時(shí)，FPGA輸出控制信號(hào)，使繼電器對(duì)輸入信號(hào)進(jìn)行100倍衰減。衰減后的信號(hào)經(jīng)A／D轉(zhuǎn)換后采集到FPGA中，根據(jù)預(yù)先設(shè)置的檔位判斷信號(hào)所屬的范圍。如果信號(hào)幅度過低，不在這些范圍之內(nèi)，則FPGA重新發(fā)出控制信號(hào)，并減小對(duì)輸入信號(hào)的衰減倍數(shù)，直到衰減后的信號(hào)滿足最佳測(cè)量范圍為止。對(duì)應(yīng)于每個(gè)檔位的信號(hào)，輸出一個(gè)8位的數(shù)字信號(hào)至CA3338E芯片，并將其輸出的模擬信號(hào)加到AD603的輸入端，得到不同的放大倍數(shù)，完成信號(hào)的程控衰減放大。信號(hào)調(diào)理電路實(shí)現(xiàn)了自動(dòng)增益控制的功能，有效地提高了輸入信號(hào)的動(dòng)態(tài)范圍。
2．2 FPGA核心板模塊
FPGA核心板是系統(tǒng)的核心，一方面負(fù)責(zé)采集并緩存數(shù)據(jù)，另一方面實(shí)現(xiàn)與單片機(jī)的通信。FPGA最小系統(tǒng)板采用的是Xilinx公司SpartanII系列的XC2S200-PQ208型20萬門芯片，其配置芯片為Xilinx公司的專用配置PROM芯片XCF02S，以實(shí)現(xiàn)加電自動(dòng)配置。核心板采用5 V輸入，板上有兩塊LM317電源芯片分別輸出3．3 V和2．5 V電壓。板上采用40 MHz有源晶振，滿足高速設(shè)計(jì)要求。
2．3 高速A／D模塊
本系統(tǒng)選用ADI公司的12位高速模／數(shù)轉(zhuǎn)換芯片AD9224，完成對(duì)模擬信號(hào)的A／D采樣功能，該芯片具有極佳的動(dòng)態(tài)無雜波失真范圍。AD-9224的電源由+5 V的模擬電源和+3．3 V的數(shù)字電源組成。為減少A／D轉(zhuǎn)換結(jié)果的二次諧波，提高信噪比(RSN)，A／D芯片前端采用AD8138組成信號(hào)調(diào)理電路將單端信號(hào)轉(zhuǎn)換成差分信號(hào)輸入。該放大器的輸入阻抗高達(dá)6 MΩ，可以直接與輸入信號(hào)相連從而省略隔離放大器，因而可大大精簡了電路結(jié)構(gòu)。AD9224的外圍電路設(shè)計(jì)如圖3所示。本文引用地址：http://www.ex-cimer.com/article/191214.htm
2．4 單片機(jī)與液晶模塊接口
單片機(jī)使用C8051F020，它是一種高集成度的混合信號(hào)片上系統(tǒng)，有按8位端口組織的64個(gè)數(shù)字I／O引腳。液晶模塊采用ILI9320片上系統(tǒng)(SoC)驅(qū)動(dòng)器，支持26萬色顯示，分辨率為240 RGBx320像素，圖像數(shù)據(jù)存儲(chǔ)區(qū)的大小為172 800字節(jié)。ILI9320與MCU之間有4種總線接口方法，分別為i80系統(tǒng)總線、串行總線、RGB總線和VSYNC總線。本系統(tǒng)中采用i80總線進(jìn)行控制，通過讀使能(RDB)和寫使能(WRB)2條控制線進(jìn)行讀寫操作，其中數(shù)據(jù)線的寬度為8位，液晶模塊中的控制信號(hào)和數(shù)據(jù)信號(hào)均為標(biāo)準(zhǔn)的TTL電平，應(yīng)用時(shí)直接與單片機(jī)的GPIO總線相連。
評(píng)論