基于FPGA的多路圖像采集系統(tǒng)的軟件設(shè)計

摘要：分析了現(xiàn)有的視頻采集方案的研究現(xiàn)狀，對如何采用CCD攝像頭采集多通道、高分辨率、高質(zhì)量的圖像以及基于FPGA的嵌入式圖像采集系統(tǒng)的實現(xiàn)方法做了研究。與傳統(tǒng)圖像采集系統(tǒng)相比，該系統(tǒng)主要利用四片視頻解碼芯片SAA7113H和兩片FPGA完成對四路圖像的同時采集、存儲和顯示，能根據(jù)FPGA里UART模塊接收到的指令切換一路圖像在LCD或是VGA上全屏顯示。實現(xiàn)了對兩個FPGA的級聯(lián)配置，針對視頻解碼芯片ADV7181B，實現(xiàn)了I2C總線配置、ITU656解碼以及數(shù)據(jù)格式的轉(zhuǎn)換。并根據(jù)多次實驗，時最終顯示圖像的抖動現(xiàn)象作了分析和提出解決方法。結(jié)果證明，該系統(tǒng)具有低成本、高可靠、靈活性好等特點。
關(guān)鍵詞：SAA7113H；FPGA；ITU565；圖像采集

工業(yè)現(xiàn)場因為環(huán)境復(fù)雜，實時性要求高，常常需要對一處或多處重要位置同時進行監(jiān)控，且能夠在需要時切換其中一幅畫面全屏顯示。這就要求設(shè)計一種實時視頻監(jiān)控系統(tǒng)，既能夠滿足工業(yè)現(xiàn)場應(yīng)用的特殊環(huán)境，具有體積小、功耗低、可定制的特點，又能夠?qū)Χ帱c進行同時采集和同屏顯示以及對其中的一路進行切換。
國內(nèi)現(xiàn)有的視頻監(jiān)控方案一般是采用CCD攝像頭+視頻解碼芯片(如SAA7113H／ADV7181B)+FPGA／CPLD+DSP的模式實現(xiàn)，其中視頻解碼芯片用來對CCD攝像頭采集的模擬信號進行AD轉(zhuǎn)換，F(xiàn)PGA／CPLD對數(shù)據(jù)采集進行控制，DSP最終對數(shù)據(jù)進行處理。這種方法開發(fā)周期長，成本高，且可更改性差。
本文介紹的系統(tǒng)主要由兩片Altera公司的CycloneⅡ系列的EP2C8Q20818和飛利浦公司的視頻解碼芯片SAA7113H以及外存儲器件SRAM等組成。兩片F(xiàn)PGA分別完成前端圖像的采集和后端數(shù)據(jù)的處理，視頻解碼芯片完成模擬信號向數(shù)據(jù)信號的轉(zhuǎn)換，存儲器件在FPGA的控制下起到數(shù)據(jù)緩存作用。

1 系統(tǒng)描述
系統(tǒng)主要分為采集模塊、解碼模塊、數(shù)據(jù)格式轉(zhuǎn)換模塊、存儲模塊、UART模塊和LCD／VGA顯示模塊，如下圖1所示。四片視頻解碼芯片在FPGA1的控制下通過I2C總線完成配置和初始化過程，輸出8位與CCIR656兼容的YCrCb 4：2：2格式的視頻數(shù)據(jù)，同時還包括行同步HS、場同步VS和奇偶場RTS0等信號。由于顯示終端支持的是標(biāo)準(zhǔn)的RGB格式的數(shù)據(jù)，所以要對視頻解碼芯片輸出的YCrCb 4：2：2格式數(shù)據(jù)進行轉(zhuǎn)換。經(jīng)轉(zhuǎn)換所得的RGB數(shù)據(jù)在FPGA2的控制下，配合相應(yīng)的時序信號，截取要顯示的有效的640x480個像素，乒乓存入兩個SRAM中，并最終在：LCD ／VGA顯示模塊的控制下將數(shù)據(jù)顯示在屏幕上。UART通訊模塊集成在FPGA里，通過PC機的串口發(fā)送相應(yīng)的控制命令，F(xiàn)PGA接收后切換相應(yīng)通道的畫面。

2 系統(tǒng)軟件結(jié)構(gòu)
系統(tǒng)軟件主要由采集模塊、解碼模塊、存儲模塊、顯示模塊和UART模塊組成，軟件結(jié)構(gòu)如圖2所示。