一種基于SoPC的FPGA在線測(cè)試方法
加入技術(shù)交流群
5 系統(tǒng)驗(yàn)證
5．1 系統(tǒng)測(cè)試條件
本次測(cè)試中FPGA芯片為Altera公司的CycloneIII EP3C120F484C8，系統(tǒng)時(shí)鐘為50 MHz，使用的JTAG傳輸線纜為USB Blaster，NiosⅡ?yàn)榻?jīng)濟(jì)模式，自定義DMA讀、寫外設(shè)內(nèi)部FIFO均為2 K×16 b，NiosⅡ數(shù)據(jù)存儲(chǔ)器On-Chip RAM大小為60 KB，使用Host-Base File System組件，在NiosⅡ工程屬性中選中“Reduced device drivers”，經(jīng)過NiosⅡIDE編譯后代碼占用程序存儲(chǔ)空間為50 KB。
5．2 測(cè)試數(shù)據(jù)傳輸測(cè)試
在FPGlA目標(biāo)系統(tǒng)測(cè)試數(shù)據(jù)上傳至PC的測(cè)試中，在FPGA內(nèi)部用verilog語言編寫了一個(gè)數(shù)據(jù)源模塊，數(shù)據(jù)源輸出為2～8 000的計(jì)數(shù)值，數(shù)據(jù)寬度為16位，在數(shù)據(jù)8 000輸出時(shí)，數(shù)據(jù)包結(jié)束信號(hào)有效，這樣既可以驗(yàn)證FIFO滿中斷的情況又可以驗(yàn)證數(shù)據(jù)包結(jié)束中斷的情況。測(cè)試數(shù)據(jù)源首、尾部的SignalTapⅡ測(cè)試波形如圖4所示。在NiosⅡIDE，通過把pritnf()函數(shù)輸出的調(diào)試信息自動(dòng)存放到一個(gè)文本文件中，刪去首、尾的調(diào)試信息即得到有效數(shù)據(jù)文件。文本文件數(shù)據(jù)結(jié)果如圖5所示，其中數(shù)字后面的小黑塊代表換行符，從結(jié)果看，此方法實(shí)現(xiàn)了測(cè)試數(shù)據(jù)的正確上傳(注：由于測(cè)試數(shù)據(jù)太長，文中只給出數(shù)據(jù)的首部和尾部的截圖)。本文引用地址：http://www.ex-cimer.com/article/191263.htm
5．3 激勵(lì)數(shù)據(jù)傳輸測(cè)試
在激勵(lì)數(shù)據(jù)傳輸測(cè)試時(shí)激勵(lì)數(shù)據(jù)為存儲(chǔ)于PC機(jī)上的計(jì)數(shù)值為1～2048二進(jìn)制流文件，數(shù)據(jù)寬度為16位，通過加入Host-Base File System組件調(diào)用fopen()與fread()函數(shù)完成數(shù)據(jù)的讀出，當(dāng)查詢DMA寫從設(shè)備未滿時(shí)發(fā)起DMA傳輸，圖6是外部邏輯讀DMA寫從設(shè)備中FIFO的Signal Tap II測(cè)試波形圖。從圖中的結(jié)果看，數(shù)據(jù)讀出為1～2 048，實(shí)現(xiàn)了激勵(lì)數(shù)據(jù)的正確下載。
6 結(jié)語
本文提出了一種基于SoPC的FPGA在線測(cè)試方法，這種在線測(cè)試方法可以把存儲(chǔ)在FPGA片上FIFO的測(cè)試數(shù)據(jù)通過JTAG接口上傳至PC機(jī)并寫入文件，也可以把存儲(chǔ)在PC機(jī)上的激勵(lì)文件通過JTAG接口下載到FPGA的片上FIFO。相比Altera已有的在線測(cè)試方法，此方法采用DMA操作，具有較高的數(shù)據(jù)吞吐量；采用NiosⅡ控制測(cè)試／激勵(lì)數(shù)據(jù)的傳輸，無需手動(dòng)操作；采集過程的控制由C語言編寫，簡單易用；使用PC機(jī)上的激勵(lì)文件或者把測(cè)試數(shù)據(jù)存儲(chǔ)為PC機(jī)上的文件，可以使用其它分析工具(如Matlab)產(chǎn)生激勵(lì)文件或者對(duì)測(cè)試數(shù)據(jù)文件進(jìn)行分析；另外，此方法對(duì)測(cè)試數(shù)據(jù)的采樣深度沒有限制。因此，這種在線測(cè)試方法具有廣泛的應(yīng)用前景。
評(píng)論