<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 高階FIR濾波器的計算機設(shè)計與FPGA實現(xiàn)

          高階FIR濾波器的計算機設(shè)計與FPGA實現(xiàn)

          作者: 時間:2011-03-31 來源:網(wǎng)絡(luò) 收藏

          由圖6驗證設(shè)計指標。

          本文引用地址:http://www.ex-cimer.com/article/191265.htm

          10.JPG


          如果設(shè)計指標不滿足,則可通過調(diào)整參數(shù)直至滿足設(shè)計要求。
          2.2 利用QuartusⅡ進行設(shè)計和仿真
          對Matlab產(chǎn)生的抽頭系數(shù),用QuartusⅡ進行仿真。QuartusⅡ軟件是Altera公司主推的FGPA設(shè)計軟件,是集設(shè)計輸入、編譯、綜合、仿真、布線、下載于一體的設(shè)計軟件。由于Matlab產(chǎn)生的抽頭系數(shù)為小數(shù),根據(jù)工程需要將其轉(zhuǎn)換為18位二進制系數(shù)使用。過程如下:
          由Matlab產(chǎn)生的數(shù)字濾波器系數(shù)如下:
          11.JPG
          按第2.3節(jié)提出的方法在QuartusⅡ中完成濾波器的設(shè)計,通過編譯綜合功能對設(shè)計文件進行編譯和綜合,然后生成頂層模塊,見圖7。

          12.JPG


          通過QuartusⅡ的波形仿真功能,對其進行波形仿真并進行定量分析。波形仿真如圖8所示。其中,cp50為系統(tǒng)時鐘,由它控制輸入信號xin_data的輸入速率(本例為2 MHz)。data_result為濾波器未經(jīng)取高位處理的乘加結(jié)果;data_result_out,為最終濾波輸出結(jié)果。經(jīng)驗證,data_result與Matlab的運算結(jié)果一致,data_result可滿足工程精度的要求。

          13.JPG



          3 結(jié)語
          本文在結(jié)合Matlab和軟件QuartusⅡ的基礎(chǔ)上,完成了一種基于LPM參數(shù)化宏功能模塊的FIR濾波器設(shè)計,該法是基于工程實際應(yīng)用提出的,它對信號處理速率的要求不高,但對濾波器的階數(shù)較高。當設(shè)計指標改變,只需調(diào)整各模塊的參數(shù),即可完成新的設(shè)計,該法已應(yīng)用在實際工程中。


          上一頁 1 2 3 4 下一頁

          關(guān)鍵詞: FPGA FIR 濾波器 計算機

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();