<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 多通道頻率檢測技術(shù)的FPGA實(shí)現(xiàn)

多通道頻率檢測技術(shù)的FPGA實(shí)現(xiàn)

作者：時(shí)間：2011-03-29 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

2 濾波器的設(shè)計(jì)及仿真
低通型濾波器結(jié)構(gòu)中的每個(gè)通道都是由原型低通濾波器乘以旋轉(zhuǎn)因子形成的。根據(jù)要求，圖3所示是由256階原型低通濾波器形成的濾波器組及其信號(hào)輸出仿真波形。該信號(hào)的有效帶寬為300MHz，共分為32通道，每通道帶寬為9．375MHz。如給此濾波器組送入頻率?=28．1MHz
的單頻信號(hào)，那么，通過理論計(jì)算可知，信號(hào)應(yīng)在第3號(hào)通道有輸出。圖3 (b)所示就是第2、3、4通道的輸出仿真結(jié)果，可以看出，僅第3個(gè)通道有比較強(qiáng)的信號(hào)輸出，這與理論上的計(jì)算結(jié)果是一致的。

本文引用地址：http://www.ex-cimer.com/article/191272.htm

上一頁 1 2 3 4 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： FPGA 多通道 頻率 檢測技術(shù)

評論

相關(guān)推薦

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

LabVIEW 8.20技術(shù)資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

采用創(chuàng)新的FPGA 器件來實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

三部委牽頭TDSCDMA產(chǎn)業(yè)聯(lián)盟 3G頻率引發(fā)想象

hpnet | 2002-10-28

利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設(shè)計(jì)工具 FPGA 萊迪思 | 2024-07-17

關(guān)于使用5.8GHz頻段頻率事宜的通知

hpnet | 2002-07-17

VFC62電壓／頻率、頻率／電壓轉(zhuǎn)換器

設(shè)計(jì)方案 VFC62 電壓頻率轉(zhuǎn)換器 | 2009-07-06

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

頻率規(guī)劃方案上已報(bào)國務(wù)院中國會(huì)發(fā)幾張3G牌照?

hpnet | 2002-09-03

實(shí)時(shí)的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

Altera的FPGA下載常見問題經(jīng)驗(yàn)小結(jié)

資源下載 Altera FPGA 常見問題經(jīng)驗(yàn) | 2007-12-13

頻率可調(diào)的帶通濾波器(μA748)

設(shè)計(jì)方案頻率可調(diào) 帶通濾波器 | 2009-07-06

高速ADC與內(nèi)置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

音色與聽感

hpnet | 2002-05-30

FPGA比單片機(jī)厲害嗎？

嵌入式系統(tǒng) FPGA 單片機(jī) | 2024-06-13

普源精電（RIGOL）多通道材料應(yīng)力測量系統(tǒng)

測試測量普源精電 RIGOL 多通道材料應(yīng)力測量 | 2024-07-17

9種單片機(jī)常用的軟件架構(gòu)

嵌入式系統(tǒng) PCB FPGA 架構(gòu) | 2024-05-21

VFC32電壓／頻率、頻率／電壓轉(zhuǎn)換器

設(shè)計(jì)方案 VFC32 電壓頻率轉(zhuǎn)換器 | 2009-07-06

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實(shí)現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

Q值和頻率可調(diào)的窄帶濾波器(741)

設(shè)計(jì)方案頻率可調(diào) 窄帶濾波器 | 2009-07-06

FPGA是實(shí)現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06

基于FPGA的可編程數(shù)字濾波器系統(tǒng)

資源下載 Max FPGA 可編程數(shù)字濾波器 | 2007-12-14

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

3-DES算法的FPGA高速實(shí)現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

基于FPGA的數(shù)字信號(hào)處理--什么是定點(diǎn)數(shù)？

嵌入式系統(tǒng) FPGA 數(shù)字信號(hào) 定點(diǎn)數(shù) | 2024-05-11

VFC100同步電壓／頻率轉(zhuǎn)換器

設(shè)計(jì)方案 VFC100 同步電壓頻率轉(zhuǎn)換器 | 2009-07-06

用C/C++語言開發(fā)大規(guī)模FPGA [轉(zhuǎn)載于www.fpga.com.cn]

xiaohua | 2002-09-24

國產(chǎn)28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();