基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計

　?。?）加比選ACS 模塊

　　此模塊分為兩部分：①計算路徑度量值；②選擇當(dāng)前時刻最佳路徑。當(dāng)前狀態(tài)的路徑度量值為該狀態(tài)下所有可能的路徑度量值中的最大值。最佳路徑為最大路徑度量值對應(yīng)的上一狀態(tài)。在設(shè)計中采用確定CPM 調(diào)制的起始狀態(tài)的方法。

　　復(fù)位時將起始狀態(tài)的路徑度量值賦值為0；將其他狀態(tài)的路徑度量值賦值為一個較小的負(fù)數(shù)。采用這種方式有效避免解調(diào)時起始狀態(tài)的不確定性。

　　CPM 的解調(diào)在一定的譯碼數(shù)量后，路徑度量值的存儲器便會飽和溢出。該設(shè)計采用一種簡單方法防止溢出：每次路徑度量值計算完成后，判斷其最大值，如果最大值超過某一確定的正值，則所有的路徑度量值減去一個正值。再判斷是否有度量值小于一個確定的負(fù)數(shù)，如果有，則將其值重新賦值為一個較小的負(fù)數(shù)。仿真中，證明了這種方法的可行性。

表1 輸入數(shù)據(jù)與狀態(tài)間轉(zhuǎn)移關(guān)系

　?。?）回溯模塊

　　此模塊包括幸存路徑存儲和判決輸出。在模塊中比較當(dāng)前時刻各狀態(tài)的路徑度量值，求得最大路徑度量值，以及對應(yīng)的當(dāng)前狀態(tài)。從表1 可知，狀態(tài)的最低位可以表現(xiàn)上一時刻的輸入值，最低位為0 時，表示上一時刻的輸入碼字為-1；最低位為1 時表示上一時刻的輸入碼字為1。

　　3 硬件實現(xiàn)、時序仿真和性能

　　這里選擇的FPGA 是Xilinx 公司的Virtex5 系列的XC5VSX95T 芯片，設(shè)計軟件為ISE, Synplify, Modelsim,Matlab,設(shè)計語言采用VHDL 硬件描述語言。