<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計(jì)

          基于FPGA的跳擴(kuò)頻信號發(fā)送系統(tǒng)設(shè)計(jì)

          作者: 時(shí)間:2011-03-21 來源:網(wǎng)絡(luò) 收藏

          2.3.2 跳頻圖案設(shè)計(jì)
          跳頻圖案采用對偶寬間隔跳頻序列,基于m序列,利用非連續(xù)抽頭(L-G)模型,構(gòu)造寬間隔跳頻偽隨機(jī)序列,自相關(guān)性能、互相關(guān)性能較高接近最佳跳頻序列族,提高信號的抗干擾性。設(shè)計(jì)中基于L-G模型的非連續(xù)抽頭模型,采用本原多項(xiàng)式設(shè)計(jì)跳頻序列,跳頻碼生成公式如下:

          跳頻序列由生成并按寬間隔對偶要求輸出如圖6所示。

          本文引用地址:http://www.ex-cimer.com/article/191295.htm


          2.3.3 跳頻硬件架構(gòu)
          跳頻硬件電路核心是AD9951,硬件連接如圖7所示。該芯片內(nèi)置400MS/s時(shí)鐘,內(nèi)含14位DAC,相位、幅度可編程,有32位頻率控制字、相位偏移字,可用串行I/O控制,采用1.8V電源供電,可4~20倍倍頻,支持大多數(shù)數(shù)字輸入中的5 V輸入電平,可實(shí)現(xiàn)多片同步。通過送入設(shè)置,送入地址碼和跳頻碼,實(shí)現(xiàn)信號的跳頻產(chǎn)生。AD9951控制時(shí)序如圖8所示。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();