<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > FPGA實現(xiàn)時分多址的一種改進型方法

          FPGA實現(xiàn)時分多址的一種改進型方法

          作者: 時間:2011-03-17 來源:網(wǎng)絡 收藏

          3.JPG
          在端口A輸入時鐘clk3072的每個下降沿,端口A輸入地址AddrIn都遞增1,則在elk3072的上升沿,根據(jù)例化的雙口RAM的IP核,端口A的四路輸入數(shù)據(jù)將存儲進相應的地址空間中。

          4.JPG

          5.JPG
          在端口B輸入時鐘elk12288的每個下降沿,端口B輸入地址AddrOut都遞增1,則在elk12288的上升沿,根據(jù)例化的雙口RAM的IP核,相應的地址空間中的數(shù)據(jù)將通過Dout被讀出來。
          6.JPG
          依次將輸出數(shù)據(jù)以的幀格式傳輸出去。



          關(guān)鍵詞: FPGA 時分 多址 改進型

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();