<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計

          FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計

          作者: 時間:2011-03-15 來源:網(wǎng)絡(luò) 收藏

          IRIG (Inter Range Instrumentation Group)起源于軍隊靶場的時間同步,靶場中的時間系統(tǒng)為衛(wèi)星或航天器發(fā)射、常規(guī)武器試驗、測控系統(tǒng)提供標(biāo)準(zhǔn)時間。IBIG-B時間碼(簡稱B碼)就是由IRIG所屬的TCG(Telecommunication Group)制訂的一種串行時間碼,被廣泛應(yīng)用于時間信息傳輸系統(tǒng)中。在實際的應(yīng)用中,根據(jù)距離B碼發(fā)生器的遠近及不同時間精度的要求,B碼在實際傳輸中采用了兩種碼型AC碼(交流碼)和碼(直流碼)。當(dāng)傳輸距離比較遠時采用AC碼,當(dāng)傳輸距離近時則采用碼。在本文中只涉及碼。
          為時碼技術(shù)、時統(tǒng)設(shè)備的研制與開發(fā)注入了新的生機,為整個系統(tǒng)內(nèi)的從設(shè)備分配相干的工作時鐘,從而確保從設(shè)備具有同源相干的時鐘基準(zhǔn)。系統(tǒng)時鐘送出時間信號,對接收到的時間信號進行編制,并且生成與GPS輸出信號1 pps精確同步的B碼信號。而解碼系統(tǒng)是對B碼格式信號進行解調(diào),產(chǎn)生出所需的絕對時間和各種控制信號,提供給測量設(shè)備。對時統(tǒng)設(shè)備進行高度集成,實現(xiàn)時統(tǒng)設(shè)備大規(guī)模、高速度、低成本、低開發(fā)費用、設(shè)計周期短、電路簡單、易于調(diào)試和可靠性高的目標(biāo),是時統(tǒng)設(shè)備發(fā)展的必然趨勢。

          1 碼格式與原理
          碼的時幀周期是1 s,包含100個碼元,每個碼元周期為10ms,即B碼的碼元速率為100 pps。B碼有3種碼元,位置識別標(biāo)志P,二進制“1”和“0”,脈寬分別為8ms、5ms和2 ms。位置識別標(biāo)志P0的前沿在幀參考點前一個索引計數(shù)間隔處,以后每10個碼元有一個位置識別標(biāo)志,分別為P1、P2、……、p9、P0,PR為幀參考點。脈沖信號如圖1所示。

          本文引用地址:http://www.ex-cimer.com/article/191310.htm


          一個時間格式幀從幀參考標(biāo)志開始,由相鄰兩個幀參考標(biāo)志之間的碼元組成,每個時幀的準(zhǔn)時為該時幀參考標(biāo)志的前沿。如果連續(xù)出現(xiàn)兩個8 ms的位置識別標(biāo)志,則該時幀的開始是位于第2個8ms的位置識別標(biāo)志前沿。
          碼中第1個字段(PR~P1)傳送的是秒信息,第2個字段(P1~P2)傳送的是分信息,第3個字段(P2~P3)傳送的是時信息,第4、5個字段(P3~P5)傳送的是天數(shù)信息,即從1月1日開始計算的年積日,所以在第5個字段結(jié)束后時間信號已經(jīng)解析并保存在寄存器中。另外,在第8個字和第10個字中分別有3位表示上站和分站的特標(biāo)控制碼元。不僅包含豐富的時間信息,也包含必要的控制信息和監(jiān)測信息,方便后端用戶進行使用。
          FPGA對B碼的和解碼時根據(jù)其格式和原理使用計數(shù)器和狀態(tài)機來實現(xiàn),其中會涉及到多個時鐘信號,這些時鐘信號都是由FPGA外部晶振40 MHz的時鐘分頻而來。時鐘為5 MHz;解碼的時鐘有10 kHz、10 MHz,同時會輸出時間信號,即天、時、分、秒信號。

          2 IRIG-B碼
          時間模塊由CPU進行處理,提取系統(tǒng)的時間信號,即秒信號sec_bcd[7..0],分信號min_bcd[7..0],時信號hour_bcd[6..0],天信號day_bcd[10..0],為FPGA的輸入信號,這些輸入信號都是并行信號,并且是BCD碼。GPS模塊為編碼系統(tǒng)提供1 pps信號上升沿,即秒同步信號,也作為FPGA的輸入信號。IRIG-B碼編碼的寄存器傳輸級(RTL)視圖如圖2所示。


          圖2中,F(xiàn)PGA對IRIG-B碼的編碼主要由兩個模塊構(gòu)成,一個為時鐘分頻模塊,另一個為數(shù)據(jù)處理模塊。系統(tǒng)的晶振時鐘為40 MHz,通過分頻,采用5 MHz的時鐘,所以此處的誤差最大為200ns。當(dāng)GPS產(chǎn)生1個pps_in信號后,時間信號同時進入FPGA。為了產(chǎn)生的IRIG-B碼和GPS產(chǎn)生的pps_in信號精確同步,所以IRIG-B碼的準(zhǔn)時位置應(yīng)對準(zhǔn)GPS模塊發(fā)出的1 pps信號上升沿。B碼編碼的狀態(tài)機流程圖如圖3所示。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: IRIG-B FPGA DC 編碼

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();