基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)
這樣得到實(shí)信號(hào)數(shù)字信道化的多相濾波實(shí)現(xiàn)模型如圖4所示。
1.3 算法仿真
仿真時(shí),設(shè)信號(hào)的采樣頻率為2 GHz,信道帶寬為62.5 MHz,共16個(gè)信道,輸入信噪比為0dB。輸入信號(hào)樣本為1 920點(diǎn)(每個(gè)信道120點(diǎn)),信號(hào)的起始點(diǎn)為112 ns,脈沖寬度為600 ns。在62.5~937.5 MHz間對(duì)起始點(diǎn)、脈寬和頻率進(jìn)行測量,頻率步長為250 kHz,參數(shù)的均方根誤差如圖5~圖7所示。
評(píng)論