基于CPLD的高分辨率AD轉換電路設計

圖4電壓放大偏置原理圖

　　2. 3　V /F轉換電路

　　電壓/頻率轉換即V /F轉換，是將一定的輸入電壓信號按線性的比例關系轉換成頻率信號，當輸入電壓變化時，輸出頻率也響應變化。

　　本設計采用專用集成芯片AD652，輔以的外圍電路即可實現(xiàn)V /F轉換，如圖5所示。AD652是美國ANALOGDEV ICES公司推出的高精度電壓頻率(V /F)轉換器，它由積分器、比較器、精密電流源、單穩(wěn)多諧振蕩器和輸出晶體管組成。該電路在±15 V電源電壓下，功耗電流小于15 mA，滿刻度為1 MHz時其非線性度小于0. 07 % ， 最佳溫度穩(wěn)定性為±150 ppm /℃。用AD652實現(xiàn)V /F轉換，可以滿足較高的滿刻度頻率響應和較低的最佳溫度穩(wěn)定性。

圖5　V /F轉換電路

　　由于使用外部時鐘設置滿量程輸出頻率，AD652可以獲得更高的線性度和穩(wěn)定性。通過使用同一時鐘驅動AD652和設置計數時間閘門，轉換精度與時鐘頻率無關，不因時鐘頻率的改變而改變。

　　2. 4　基于CPLD的頻率計電路

　　在本系統(tǒng)中， CPLD采用美國XIL INX公司生產的XC95108CPLD (復雜可編程邏輯器件) ，其片內有108個宏， 2 400個門，頻率可以達125 MHz，引腳間延時715 ns，供電電壓5 V或313 V的在系統(tǒng)可編程器件，其可供用戶使用的I/O口數在64個以上。

　　XC95108采用FLASH編程工藝，可反復擦寫，所設計的電路如圖6所示。

　　由于輸入的信號是交流信號而CPLD (可編程邏輯器件)和施密特觸發(fā)器是數字芯片，不識別負信號，需將輸入交流信號變?yōu)橹绷餍盘?，用兩個電阻實現(xiàn)電壓鉗位功能，鉗位后的信號經7414(施密特觸發(fā)器)整形為方波后直接輸入CPLD 對其計數。

　　由于CPLD可以實現(xiàn)高速響應，可以實現(xiàn)準確計數。

　　頻率計測得的數據為此系統(tǒng)的AD轉換結果，轉換精度受基準晶振和AD652的V /F滿刻度時的量程的影響，由于CPLD 的基準晶振選用的是20MHz的高精度晶振。設計的AD 轉換頻率為50kHz，所以在計數周期內基準晶振脈沖個數為400，CPLD因為隨機時間出現(xiàn)的誤差僅為一個脈沖，而AD652的滿刻度頻率高，可達1MHz，所以精度可達到幾千分之一。

圖6　基于CPLD的頻率計電路原理圖

　　2. 5　單片機控制電路

　　控制部分采用凌陽SPEC061A 單片機。

　　SPCE061A是凌陽科技新推出的一個16位結構的微控制器，它在2. 6～3. 6 V工作電壓范圍內的工作速度范圍為0. 32～49. 152MHz，較高的工作速度使其應用領域更加拓寬。2 K字節(jié)SRAM和32 K字閃存ROM僅占一頁存儲空間， 32位可編程的多功能I/O端口;兩個16位定時器/計數器; 32 768 Hz實時時鐘;低電壓復位/監(jiān)測功能; 8通道10位模- 數轉化輸入并具有自動增益控制功能的麥克風輸入方式:雙通道10位DAC方式的音頻輸出功能等。SPCE061A是數字聲音和語音識別產品的一種最經濟的應用。

　　在本系統(tǒng)中， SPCE061A主要實現(xiàn)CPLD信息讀取，鍵盤接口和顯示模塊控制等功能。