基于FPGA的HD-SDI下變換的研究與設(shè)計

摘要 研究了一種采用FPGA將高清數(shù)字電視信號轉(zhuǎn)換為標(biāo)清數(shù)字電視信號的方法，利用重采樣等技術(shù)降低了圖像中每行的有效像素和垂直行，完成了HD-SDI到SD-SDI的下變換。設(shè)計實現(xiàn)簡單，目前已運(yùn)用于實際工程當(dāng)中。
關(guān)鍵詞 FGPA；HD-SDI；下變換；重采樣

隨著我國數(shù)字廣播電視技術(shù)的日趨成熟，電視臺采用高清數(shù)字串行信號(HD-SDI)下變換系統(tǒng)，目前大多數(shù)下變換采用ASIC進(jìn)行高清數(shù)字電視信號下變換，成本較高且系統(tǒng)的硬件電路設(shè)計復(fù)雜、移植性差、不容易升級。而利用FPGA開發(fā)，就可以體現(xiàn)出周期短、成本低、集成度和可移植性好，可隨時更改程序以適應(yīng)電視制式標(biāo)準(zhǔn)的變更等優(yōu)點，本文提出了一種基于FPGA采用重采樣技術(shù)的HD-SDI到SD-SDI的下變換實現(xiàn)方法。

1 HD-SDI與SD-SDI的區(qū)別
根據(jù)ITU-R BT．709-3標(biāo)準(zhǔn)，我國SDI的高清演播室電視信號接口標(biāo)準(zhǔn)規(guī)定為1125／50掃描標(biāo)準(zhǔn)，水平、垂直有效像素為1 920×1 080，4：2：2編碼格式，亮度信號Y的抽樣頻率為74．25 MHz，兩個色差信號Cb／Cr的抽樣頻率為37．125 MHz，采用10 bit量化，Y與Cb／Cr信號分成兩個通道傳輸，每個通道并行數(shù)據(jù)傳輸率74．25 MB·s-1；根據(jù)ITU-R BT．656標(biāo)準(zhǔn)，我國標(biāo)清演播室信號接口規(guī)定為625／50掃描標(biāo)準(zhǔn)，水平、垂直有效像素為720×576，4：2：2編碼格式，亮度信號Y的抽樣頻率為13．5 MHz，兩個色差信號Cb／Cr的抽樣頻率為6．75MHz，采用10 bit量化，時分復(fù)用Y，Cb／Cr一個通道傳輸，并行數(shù)據(jù)傳輸率27 MB·s-1。

2 HD-SDI下變換的系統(tǒng)描述
高清數(shù)字電視信號下變換的主要原理是一幀圖像中水平行與垂直像素點的減少。文中的研究主要是以FPGA為核心，HD-SDI信號以并行的形式輸入FPGA，在FPGA中進(jìn)行視頻信號重采樣算法、所取字RAM控制和YC復(fù)合處理、SD-SDI的并行信號格式的重構(gòu)等處理，從而完成HD- SDI的下變換。FPGA中對信號的整個處理過程用Verilog HDL語言來編程實現(xiàn)，F(xiàn)PGA中的各主要處理模塊的流程圖，如圖1所示。

2．1 重采樣處理
由下變換原理可知，從HD分量信號獲得低分辨率的SD分量信號，可分別在垂直方向和水平方向上的有效視頻區(qū)去抽取有效像素點來實現(xiàn)圖像格式的轉(zhuǎn)換。考慮到二維空間的數(shù)據(jù)計算量和復(fù)雜性，常用兩個一維濾波器實現(xiàn)二維空間的轉(zhuǎn)換，即先在垂直方向上抽值，然后再在水平方向上抽值，這樣減少計算復(fù)雜性，提高運(yùn)算速度。抽出的值可以是相鄰幾個樣點去抽一個。
圖像下變換時，通過抽取濾波器抽取原有信號的取樣點值，增大采樣的點空間距離，降低每行的有效像素和垂直行。高清1 920×1 080格式下變換為標(biāo)清720×576格式，由于高清信號的水平與垂直分解力不是標(biāo)清信號4：2：2編碼的整數(shù)倍，所以本文主要通過以下兩個計算式抽取像素點來實現(xiàn)

有效行處理原理：由視頻分量信號的特性，先找到一幀視頻信號的有效行，然后按式(2)在高清一幀共1 080條有效行中按每15行取8行循環(huán)抽取，從而得到標(biāo)清所要求的576行的有效行。