基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)

　　1.5 PicoBlaze軟核設(shè)計(jì)

　　PicoBlaze是XILINX公司設(shè)計(jì)的8位微控制器軟核，可以嵌入到Cool Runner II、Virtex-E、Virtex-II(Pro) 和 Spartan3(E)的CPLD以及FPGA中,設(shè)計(jì)靈活方便。PicoBlaze的端口總線(xiàn)提供8位地址（PORT_ID）和讀寫(xiě)選通信號(hào)，最多可以實(shí)現(xiàn)256個(gè)輸入和輸出端口。接口設(shè)計(jì)如圖6所示，PicoBlaze用來(lái)接收延遲線(xiàn)模塊和計(jì)數(shù)器模塊輸出的結(jié)果，同時(shí)讀取異步串行控制器（UART）的數(shù)據(jù)和狀態(tài)信息。其中異步串行控制器直接調(diào)用XILINX的IP核，與外部GPS模塊進(jìn)行串行通信。

　　此外，為了實(shí)現(xiàn)對(duì)測(cè)量數(shù)據(jù)的存儲(chǔ)以方便數(shù)據(jù)處理，PicoBlaze連接了一個(gè)FIFO數(shù)據(jù)緩沖，用于暫存未處理的測(cè)量數(shù)據(jù)。如圖7所示，PicoBlaze每個(gè)讀寫(xiě)操作需要兩個(gè)時(shí)鐘周期，此期間地址總線(xiàn)一直處于有效狀態(tài)，而讀寫(xiě)使能信號(hào)僅在第二個(gè)時(shí)鐘周期開(kāi)始有效，所以地址總線(xiàn)上可以連接適當(dāng)?shù)倪壿嬰娐愤M(jìn)行地址解碼。

　　設(shè)計(jì)中使用四路選通器分別連接計(jì)數(shù)器模塊、延遲線(xiàn)模塊和FIFO緩沖的輸出，其中因計(jì)數(shù)器模塊中采用16位的計(jì)數(shù)器循環(huán)計(jì)數(shù)，為了與PicoBlaze輸入匹配，須將計(jì)數(shù)值分兩部分接到選通器。異步串行控制器的輸出和狀態(tài)信息分別接到三路選通器，剩余一路連接四路選通器的輸出。由于UART和PicoBlaze使用的時(shí)鐘頻率和測(cè)量部分不同，為了提高數(shù)據(jù)傳輸?shù)目煽啃?，在選通器之間增加了流水線(xiàn)寄存器。

　　系統(tǒng)運(yùn)行時(shí)PicoBlaze將對(duì)UART狀態(tài)進(jìn)行查詢(xún)，當(dāng)檢測(cè)到有GPS串碼數(shù)據(jù)時(shí)便開(kāi)始讀取其串碼信息。GPS串碼信息用于分析當(dāng)前GPS的狀態(tài)，如果檢測(cè)GPS模塊已經(jīng)鎖定衛(wèi)星，則系統(tǒng)開(kāi)始進(jìn)行測(cè)量和校準(zhǔn)工作。

　　2 測(cè)量數(shù)據(jù)處理

　　根據(jù)測(cè)量到的時(shí)間間隔數(shù)據(jù)，按照公式:

　　可以計(jì)算出晶振信號(hào)相對(duì)于GPS的頻率偏差，其中T1和T2分別是測(cè)量部分相隔采樣時(shí)間τ前后輸出的時(shí)間間隔測(cè)量值。根據(jù)頻率偏差的大小，再結(jié)合晶振的壓控靈敏度，便可以實(shí)現(xiàn)對(duì)晶振的輸出頻率進(jìn)行控制和修正。但GPS信號(hào)在傳輸過(guò)程中容易受到外界影響，GPS模塊輸出的1-pps信號(hào)是一個(gè)波動(dòng)信號(hào)，其短期穩(wěn)定性較差。圖8的黑色曲線(xiàn)是使用本系統(tǒng)測(cè)量得到的本地晶振相對(duì)于GPS系統(tǒng)的時(shí)間間隔曲線(xiàn)，使用這些數(shù)據(jù)計(jì)算得到的頻率偏差也會(huì)受到影響而發(fā)生波動(dòng)，所以不能直接使用。

　　從式(4)可以看出，計(jì)算頻率偏差僅僅需要窗口的端點(diǎn)處的測(cè)量值而不受窗口內(nèi)的測(cè)量值影響。在實(shí)際應(yīng)用時(shí)，計(jì)算量很小而且簡(jiǎn)單，方便使用PicoBlaze軟核處理器來(lái)實(shí)現(xiàn)。PicoBlaze連接的FIFO數(shù)據(jù)緩沖用來(lái)存儲(chǔ)滑動(dòng)窗口中的測(cè)量數(shù)據(jù)。當(dāng)存儲(chǔ)達(dá)到預(yù)設(shè)的窗口長(zhǎng)度時(shí)，將從FIFO中順序讀取出先前的測(cè)量值，配合當(dāng)前測(cè)量值，根據(jù)式(3)計(jì)算出頻率偏差。圖8的白色曲線(xiàn)是添加濾波處理后系統(tǒng)輸出的時(shí)間間隔，對(duì)比可以看出濾波對(duì)抖動(dòng)和較大的跳變點(diǎn)都有很好的抑制作用。

　　本文介紹的晶振頻率校準(zhǔn)系統(tǒng)利用GPS模塊輸出的標(biāo)準(zhǔn)秒脈沖信號(hào)對(duì)本地晶振頻率進(jìn)行校準(zhǔn)。本設(shè)計(jì)基于FPGA內(nèi)部進(jìn)位邏輯資源實(shí)現(xiàn)了高分辨率的時(shí)間間隔測(cè)量單元，并配合滑動(dòng)平均濾波法利用PicoBlaze處理器對(duì)測(cè)量的時(shí)間間隔數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。不僅能夠準(zhǔn)確地測(cè)量本地晶振分頻信號(hào)與GPS秒脈沖信號(hào)之間的時(shí)間間隔，而且降低了GPS秒脈沖波動(dòng)對(duì)測(cè)量結(jié)果的干擾，為校準(zhǔn)晶振頻率提供可靠的修正數(shù)據(jù)。此外，系統(tǒng)測(cè)控部分完全在FPGA中實(shí)現(xiàn)，利于提高測(cè)量分辨率，減小系統(tǒng)體積，提高系統(tǒng)運(yùn)行的穩(wěn)定性。本系統(tǒng)不僅可以用于大地電磁三維采集站，還可以在其他對(duì)頻率準(zhǔn)確度有要求的儀器中使用。