基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)

傳統(tǒng)的關(guān)聯(lián)比較器的原理圖如圖3所示，這種方法是給每個(gè)參數(shù)設(shè)定一個(gè)容差，將每個(gè)脈沖的PDW與各參數(shù)容差進(jìn)行比較，實(shí)際上就是與RF，DOA，PW的最大值與最小值做比較，如果都落在容差范圍內(nèi)，則產(chǎn)生相應(yīng)路數(shù)的單路匹配信號(hào)MATCH。這種方法能夠解決第一個(gè)問(wèn)題，但是對(duì)于參數(shù)捷變雷達(dá)則不能進(jìn)行分選。另外，由于每一路只能配置一組雷達(dá)參數(shù)，對(duì)于日益復(fù)雜的電磁環(huán)境，這種方法已不適應(yīng)。
本文在傳統(tǒng)的關(guān)聯(lián)比較器上進(jìn)行改進(jìn)，設(shè)計(jì)了基于CAM(Content．Addressable Memory)的關(guān)聯(lián)比較器。CAM是一種專(zhuān)門(mén)為快速查找數(shù)據(jù)地址而設(shè)計(jì)的存儲(chǔ)器，通過(guò)把輸入數(shù)據(jù)與其內(nèi)所存數(shù)據(jù)同時(shí)相比較，能快速確定輸入數(shù)據(jù)是否與其內(nèi)部某個(gè)數(shù)據(jù)或幾個(gè)數(shù)據(jù)相匹配。CAM的數(shù)據(jù)尋址方式因不同應(yīng)用要求而不同，最快方式下僅需要一個(gè)時(shí)鐘周期便可完成對(duì)所有數(shù)據(jù)的尋址。
與RAM一樣，CAM也是采取陣列式數(shù)據(jù)存儲(chǔ)，其數(shù)據(jù)的寫(xiě)入方式與RAM相類(lèi)似，但CAM的數(shù)據(jù)讀取方式卻不同。在RAM中，輸入的是數(shù)據(jù)地址，輸出的是數(shù)據(jù)，而在CAM中輸入的是所要查詢(xún)的數(shù)據(jù)，輸出的是數(shù)據(jù)地址和匹配標(biāo)志。
在RAM中，RAM的存儲(chǔ)容量由地址線寬度所確定。例如，10b寬地址總線的RAM存儲(chǔ)容量為210=1024B，CAM卻沒(méi)有這個(gè)限制，因?yàn)樗皇遣捎脗鹘y(tǒng)的通過(guò)地址讀取數(shù)據(jù)的方式。如要從1024B中查詢(xún)某一數(shù)據(jù)，輸入數(shù)據(jù)寬度為8b，若數(shù)據(jù)存在，則輸出匹配標(biāo)志和10b寬的數(shù)據(jù)地址。因?yàn)镃AM不是采用傳統(tǒng)的地址線模式讀取數(shù)據(jù)，存儲(chǔ)空間可以很容易的擴(kuò)展，輸入數(shù)據(jù)線寬度只由需查詢(xún)的數(shù)據(jù)位數(shù)決定。圖4為數(shù)據(jù)讀取模式下的RAM和CAM。

基于CAM的關(guān)聯(lián)比較器原理如圖5所示，三個(gè)CAM中分別存儲(chǔ)了多部雷達(dá)的RF，DOA，PW參數(shù)。當(dāng)PDW進(jìn)來(lái)時(shí)，如果CAM中有與之匹配的參數(shù)，則MATCH標(biāo)志位輸出1，并輸出參數(shù)地址，根據(jù)輸出三個(gè)CAM輸出的地址和MATCH標(biāo)志位判定輻射源編號(hào)。同傳統(tǒng)方法一樣，這種方法也可以進(jìn)行多路組合，實(shí)現(xiàn)對(duì)PDw的高速處理。