<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > FPGA進行開發(fā)嵌入式系統(tǒng)中用的幾個發(fā)展方向

          FPGA進行開發(fā)嵌入式系統(tǒng)中用的幾個發(fā)展方向

          作者: 時間:2010-09-15 來源:網(wǎng)絡(luò) 收藏

            Altium Designer拓寬了板級設(shè)計的傳統(tǒng)界限,將與PCB設(shè)計集成在一起,同時支持原理圖輸入和HDL硬件描述輸入模式;同時支持基于VHDL的設(shè)計仿真,混合信號電路仿真、布局前/后信號完整性分析。PCB版圖設(shè)計中的布局布線采用完全規(guī)則驅(qū)動模式,并且在PCB布線中采用了無網(wǎng)格的Situs拓撲邏輯自動布線功能;同時,將完整的CAM輸出功能的編輯結(jié)合在一起。

            Altium Designer支持PCB與引腳的雙向同步,提供完善的混合信號仿真、布線前后的信號完整性分析功能,提供了對高密度封裝(如BGA)的交互布線功能。

            在原理圖部分,Altium Designer新增的特性包括:文件管理功能,多層次、多通道的原理設(shè)計,可自動標注元器件,引腳配置導(dǎo)入,原理圖環(huán)境中的PCB規(guī)則定義,豐富的集成庫,改善的編輯、查詢和可視化。

            FPGA引腳配置導(dǎo)入功能允許管腳約束文件,管腳定義可以直接來源于FPGA器件商的引腳約束文件,同時提供對引腳名稱和電氣類型定義的支持;不再強調(diào)必須在Altium Designer環(huán)境下完成包括FPGA內(nèi)部邏輯電路設(shè)計在內(nèi)的一體化系統(tǒng)設(shè)計。

            在PCB部分提供了完整的由規(guī)則驅(qū)動的PCB設(shè)計環(huán)境;支持高速設(shè)計,具有成熟的布線后信號完整性分析工具;支持差分對布線;支持BGA封裝器件的逃溢式扇出功能;支持漢字輸入;支持任意可配置引腳定義器件的網(wǎng)絡(luò)優(yōu)化功能;Orcad、PADS、AutoCAD和其他軟件的文件導(dǎo)入和導(dǎo)出功能;完整的ODB++/Gerber CAM-系統(tǒng)使得用戶可以重新設(shè)計原有的設(shè)計,彌補設(shè)計和制造之間的差異。PCB部分還支持布局優(yōu)化、布線功能優(yōu)化、PCB板的3D顯示、FPGA的全面協(xié)同、CAM輸出。

            Altium Desigenr內(nèi)嵌的仿真軟件兼容XSPICE/PSPICE電路仿真模型,它能將仿真結(jié)果以波形的方式顯示,可進行混合電路仿真和仿真波形顯示,支持多種仿真模型。在信號完整性分析部分,提供了消除反射和串擾分析功能,

            在Altium Designer中,用戶可以用圖形化的方式來完成整個設(shè)計流程,系統(tǒng)自動調(diào)用FPGA廠商提供的工具進行布局布線,設(shè)計環(huán)境中的集中過程控制和監(jiān)測功能使得信息能夠得到及時反饋從而實現(xiàn)交互式設(shè)計與調(diào)試。

            使用“虛擬儀器”元件,工程師可以在原理圖級將“虛擬儀器”連入設(shè)計;FPGA編程后,可以從外部控制;可以實時觀察FPGA發(fā)生的情況;調(diào)試時使用JTAG 邊界掃描檢驗FPGA的信號;用Nexus協(xié)議和虛擬儀器進行通信并對設(shè)計進行調(diào)試。

            Altium Designer還提供了大量通用的預(yù)驗證的IP Core,支持通用IP Core 的設(shè)計,并且支持第三方提供的IP Core 。通過與Nanoboard NB1系統(tǒng)驗證板的結(jié)合,可進行實時設(shè)計,從而實現(xiàn)獨立于目標器件的FPGA設(shè)計。

            Altium公司的這種設(shè)計方法,將硬件、軟件和可編程硬件等領(lǐng)域均被統(tǒng)一在單一的開發(fā)系統(tǒng)內(nèi),可以完全控制和同步從概念構(gòu)想到完成實施的整個設(shè)計流程。

            這種一體化開發(fā)流程的缺點是,盡管非常方便易用,但軟件的各個部分在性能和功能上無法全部做到領(lǐng)先,在驗證、功能設(shè)計、PCB設(shè)計等方面要弱于一些專業(yè)性的或FPGA廠商自己的軟件,在需要針對器件進行非常細致的優(yōu)化以取得最佳性能時,Altium Designer就未必是最佳選擇了。

            定位不同的硬件開發(fā)板

            同軟件定位不同一樣,目前眾多的硬件開發(fā)電路板的市場定位也是不同的。主流的FPGA廠商均推出了自己的開發(fā)板,為了市場推廣和銷售的需要,他們也和一些大的經(jīng)銷商合作推出開發(fā)板,更容易利用經(jīng)銷商在價格和渠道上的優(yōu)勢。

            Xilinx公司的主要經(jīng)銷商安富利公司開發(fā)了很多FPGA開發(fā)板,在功能上更加豐富,在定價和促銷上也更靈活。如,安富利推出的Virtex-4 FX PCI Express開發(fā)工具套件和Virtex-5 LX開發(fā)工具套件。


          圖 Virtex-4 FX PCI Express開發(fā)套件

            找到精確滿足開發(fā)人員需求的FPGA開發(fā)基板是非常困難的,在基板上添加子板是一個不錯的方法。安富利推出的EXP擴展標準使設(shè)計人員在原型設(shè)計時候可以通過子卡添加多種功能,滿足FPGA開發(fā)板的不同要求,免費提供給設(shè)計工程師用于定制基本板和擴展模塊。使用EXP模塊的好處是成本低、靈活性高、易于制作原型。在結(jié)構(gòu)上,半長EXP模塊可提供84個用戶I/O、32個單端信號、22個差分信號、單端時鐘輸入和輸出、差分時鐘輸入和輸出,單端和差分信號的最高頻率分別是200MHz和700MHz。

            安富利提供的EXP模塊包括:視頻預(yù)處理模塊、高速ADC模塊、高速DAC模塊、ADI公司的EXP適配器模塊。有全長(126mm×80mm)和半長(108mm×80mm)兩種尺寸,采用Samtec公司高性能的QTE/QSE連接器。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();