<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 用FPGA替代DSP實(shí)現(xiàn)即使視頻處理

          用FPGA替代DSP實(shí)現(xiàn)即使視頻處理

          作者: 時間:2010-08-19 來源:網(wǎng)絡(luò) 收藏

          可用如下的方程將YCbCr空間中的色彩轉(zhuǎn)換為RGB色彩空間中的色彩:
          R'=1.164*(Y-16)+1.596*(Cr-128)
          G'=1.164*(Y-16)-0.813*(Cr-128)-0.392*(Cb-128)
          B'=1.164*(Y-16)+1.596*(Cr-128)

          R'G'B'表示圖像灰度校正RGB值。例如,CRT顯示器的信號振幅與輸出密度之間存在非線性,如果在顯示信號之前進(jìn)行圖像灰度校正,就能使信號振幅與輸出密度間的關(guān)系趨于線性。輸出增益同樣必須限定低于特定的臨界值,以減少圖像暗區(qū)中的傳輸噪音(圖3)。

          我們可以采用許多可行的方法實(shí)現(xiàn)所需的乘積功能,如利用內(nèi)存、邏輯組件或嵌入式乘法器[1][2]。

          顯然,HDTV系統(tǒng)所需的74.25MHz數(shù)據(jù)率可輕松地達(dá)到,而且還可以嘗試不同的設(shè)計(jì)折衷考慮,如系統(tǒng)精確度和設(shè)計(jì)范圍之間的折衷。例如,為了保證3%的轉(zhuǎn)換誤差,YCbCr至RGB色彩空間轉(zhuǎn)換器的設(shè)計(jì)尺寸可以至少減小一半。這或許超出了大多數(shù)顯示器產(chǎn)品所能承受的范圍,但仍然能被其它的應(yīng)用系統(tǒng)接受,如機(jī)器視覺或安全系統(tǒng)。采用的系統(tǒng)架構(gòu)就能調(diào)整應(yīng)用系統(tǒng)的算法,由此實(shí)現(xiàn)最佳的性能和效率。

          實(shí)時圖像和功能

          標(biāo)準(zhǔn)自身性能上的缺陷促進(jìn)了專門解決此難題的專用設(shè)計(jì)芯片(如媒體處理器)的發(fā)展。但是,這些組件極低的靈活度往往使其局限于非常有限的應(yīng)用中并容易產(chǎn)生性能瓶頸。在高分辨率系統(tǒng)(如HDTV和醫(yī)療成像系統(tǒng))中,基于處理器的方法受到的限制尤為明顯。從根本上講,處理器的分辨率受限于分配給濾波器每個抽頭或每個轉(zhuǎn)換階段時鐘周期的數(shù)目。一旦達(dá)到極限條件,通常除了增加額外的部件外別無選擇。可以藉由定制調(diào)整提供最具實(shí)用價(jià)值的高性能高效率產(chǎn)品。設(shè)計(jì)人員可在適用范圍和速率之間進(jìn)行折衷考慮,從而以比時鐘低得多的速率實(shí)現(xiàn)指定功能。

          本文引用地址:http://www.ex-cimer.com/article/191604.htm


          例如Visicom公司發(fā)現(xiàn),在中值濾波器應(yīng)用中[3],DSP處理器需要67個時鐘周期執(zhí)行算法,而只需工作在25MHz頻率下,因?yàn)镕PGA能平行實(shí)現(xiàn)該功能。實(shí)現(xiàn)上述功能的DSP必須工作在1.5GHz頻率下,可見在此特定應(yīng)用中,F(xiàn)PGA解決方案的處理能力可以達(dá)到100MHz DSP處理器的17倍。

          許多實(shí)時圖像和功能均適合于用FPGA組件來實(shí)現(xiàn),包括:圖像旋轉(zhuǎn)、圖像縮放色彩校正和色度校正、陰影增強(qiáng)、邊緣檢測、直方圖功能、銳化、中值濾波器和斑點(diǎn)分析等。

          許多功能都針對特定的應(yīng)用和系統(tǒng),并構(gòu)建在核心架構(gòu)(如2D-FIR濾波器)之上。我們可以利用HDL設(shè)計(jì)語言或高級內(nèi)核設(shè)計(jì)工具(如Xilinx CoreGen軟件)中的DSP程序塊迅速實(shí)現(xiàn)這些功能。此外,還能藉由系統(tǒng)級設(shè)計(jì)方法,利用Matlabs Simulink和Xilinx SystemGenerator工具進(jìn)一步減少設(shè)計(jì)和模擬時間。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: FPGA DSP 視頻處理

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();