基于模塊化設(shè)計(jì)方法實(shí)現(xiàn)FPGA動(dòng)態(tài)部分重構(gòu)

隨著可編程技術(shù)的不斷發(fā)展，F(xiàn)PGA被廣泛應(yīng)用于電子設(shè)計(jì)的各個(gè)領(lǐng)域。新的設(shè)計(jì)思想和設(shè)計(jì)方法也被不斷的提出和應(yīng)用，如FPGA的動(dòng)態(tài)部分重構(gòu)技術(shù)。所謂動(dòng)態(tài)重構(gòu)是指對(duì)于時(shí)序變化的數(shù)字邏輯系統(tǒng)，其時(shí)序邏輯的發(fā)生，不是通過調(diào)用芯片內(nèi)不同區(qū)域不同邏輯資源的組合來實(shí)現(xiàn)，而是通過對(duì)具有專門緩存邏輯資源的FPGA，進(jìn)行局部和全局芯片邏輯的動(dòng)態(tài)重構(gòu)而快速實(shí)現(xiàn)。動(dòng)態(tài)可重構(gòu)FPGA器件在編程結(jié)構(gòu)上應(yīng)具有專門的特征，其內(nèi)部邏輯塊和內(nèi)連線的改變可以通過讀取不同的配置比特流文件來實(shí)現(xiàn)邏輯重建。動(dòng)態(tài)部分重構(gòu)是指重新配置FPGA的部分區(qū)域，重構(gòu)過程中，F(xiàn)PGA其余部分的工作狀態(tài)不受影響。此方式減小了重構(gòu)范圍和單元數(shù)目，從而大大縮短了FPGA的重構(gòu)時(shí)間。

應(yīng)用FPGA動(dòng)態(tài)部分重構(gòu)功能使硬件設(shè)計(jì)更加靈活，可用于硬件的遠(yuǎn)程升級(jí)、系統(tǒng)容錯(cuò)和演化硬件以及通信平臺(tái)設(shè)計(jì)^[1]等。動(dòng)態(tài)部分重構(gòu)可以通過兩種方法實(shí)現(xiàn)：基于模塊化設(shè)計(jì)方法（Module-Based Partial Reconfiguration）和基于差別的設(shè)計(jì)方法（Difference-Based Partial Reconfiguration），本文以基于模塊化設(shè)計(jì)為例說明實(shí)現(xiàn)部分重構(gòu)的方法。

1 FPGA配置原理簡(jiǎn)介

本文針對(duì)Xilinx公司的FPGA進(jìn)行研究，支持模塊化動(dòng)態(tài)部分重構(gòu)的器件族有Virtex/-II/-E和Virtex-II Pro。

Xilinx公司FPGA是基于SRAM工藝的，包括配置邏輯塊（CLBs），輸入輸出塊（IOBs），塊RAMs，時(shí)鐘資源和編程布線等資源^[2]。CLBs是構(gòu)造用戶所需邏輯的功能單元，IOBs提供封裝引腿與內(nèi)部信號(hào)引線的接口。可編程互連資源提供布線通道連接可配置元件的輸入和輸出到相應(yīng)的網(wǎng)絡(luò)。

存儲(chǔ)在內(nèi)部配置存儲(chǔ)器單元中的數(shù)值決定了FPGA實(shí)現(xiàn)的邏輯功能和互接方式。Virtex FPGA的配置存儲(chǔ)器是由配置列（Configuration Columns）組成的，這些配置列以垂直陣列的方式排列，如圖1給出了Virtex-E XCV600E器件的配置列構(gòu)成圖。配置存儲(chǔ)器可分為五種配置列：Center 列包含四個(gè)全局時(shí)鐘的配置信息；兩個(gè)IOB 列存儲(chǔ)位于器件左邊和右邊所有IOBs的配置信息；CLB列存儲(chǔ)FPGA基本邏輯功能的配置信息；Block SelectRAM Content列存儲(chǔ)內(nèi)部塊RAM的配置信息；Block SelectRAM Interconnect列存儲(chǔ)內(nèi)部塊RAM間互聯(lián)的配置信息^[3]。

圖1 Virtex-E XCV600E的配置列構(gòu)成及地址