基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)

4 FIR濾波器的電路設(shè)計(jì)與仿真結(jié)果

在數(shù)字濾波器設(shè)計(jì)時(shí)，首先根據(jù)濾波器的頻率特性，選定濾波器的長(zhǎng)度和每一節(jié)的系數(shù)。就目前的設(shè)計(jì)手段而言，對(duì)節(jié)數(shù)和系數(shù)的計(jì)算可以采用等波動(dòng)REMEZ逼近算法編程計(jì)算。但是，目前最好的方法還是使用使用的EDA軟件來(lái)完成。在選擇了設(shè)計(jì)方法和設(shè)計(jì)要求后，計(jì)算出各節(jié)系數(shù)，并以圖形的直觀形式顯示幅頻、相頻、沖激響應(yīng)和零極點(diǎn)圖。

圖6是一個(gè)采用等波動(dòng)設(shè)計(jì)方法生成的均方根升余弦（RRC）FIR濾波器的頻域特性。其中，滾降系數(shù)為0.35，輸入數(shù)據(jù)率是2.048MHz。

由于在數(shù)字濾波器中，各節(jié)系數(shù)字長(zhǎng)有限，所以還要對(duì)計(jì)算出來(lái)的實(shí)系數(shù)進(jìn)行量化處理，即浮點(diǎn)數(shù)向定點(diǎn)數(shù)轉(zhuǎn)換。系數(shù)量化后的頻域特性如圖7所示，量化字長(zhǎng)為12。

筆者采用流水線技術(shù)，根據(jù)得到的濾波器系數(shù)用VHDL語(yǔ)言編寫了濾波器程序。為了充分利用FPGA中四輸入查找表的電路結(jié)構(gòu)，一般采用每8節(jié)為濾波器的一個(gè)基本單元。設(shè)計(jì)中通過(guò)采用流水線技術(shù)提高速度，對(duì)于更多階數(shù)濾波器的設(shè)計(jì)，可以采用擴(kuò)展的方法來(lái)實(shí)現(xiàn)。仿真結(jié)果如圖8所示。