ModelSim和QuestaSim功能簡(jiǎn)介及應(yīng)用

ModelSim支持RTL仿真，門(mén)級(jí)仿真，時(shí)序仿真：

主要特點(diǎn)：

*采用直接編譯結(jié)構(gòu)，編譯仿真速度最快；
*單一內(nèi)核無(wú)縫地進(jìn)行VHDL和Verilog混合仿真；
*與機(jī)器和版本無(wú)關(guān)，便于數(shù)據(jù)移植和庫(kù)維護(hù)；
*與機(jī)器無(wú)關(guān)的編譯代碼編于保護(hù)和利用IP；
*簡(jiǎn)單易用和豐富的圖形用戶(hù)界面，快速全面調(diào)試；
*Tcl/Tk用戶(hù)可定制仿真器；
*完全支持VHDL/Verilog國(guó)際標(biāo)準(zhǔn),完全支持Verilog 2001；
*支持眾多的ASIC和FPGA廠家?guī)欤?br />*集成的Performance analyzer幫助分析性能瓶頸，加速仿真；
*靈活的執(zhí)行模式，Debug模式可以進(jìn)行高效的調(diào)試，效率模式大幅度提高仿真速度。
*加強(qiáng)的代碼覆蓋率功能Code coverage，能報(bào)告出statement 、branch、condition、
* expression、toggle、fsm等多種覆蓋率情況，進(jìn)一步提高了測(cè)試的完整性；
*同一波形窗口可以顯示多組波形，并且能進(jìn)行多種模式的波形比較（Wave Compare）；
*先進(jìn)的Signal Spy功能，可以方便地訪問(wèn)VHDL 或者 VHDL 和Verilog 混合設(shè)計(jì)中的下層模塊的信號(hào)，便于設(shè)計(jì)調(diào)試；
*支持加密IP;
*集成的 C調(diào)試器，支持 用C 語(yǔ)言完成測(cè)試平臺(tái)和模塊；支持64位的OS;

ModelSim用戶(hù)界面：

ModelSim設(shè)計(jì)流程：

ModelSim coverage驗(yàn)證：