基于FPGA的時間間隔測量模塊設(shè)計

摘要：介紹一種基于FPGA技術(shù)的時間間隔測量方法，通過分析FPGA的主要技術(shù)優(yōu)勢及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計時間間隔測量模塊所選用的FPGA器件并進行硬件設(shè)計，以及所選用的軟件并進行軟件設(shè)計。描述時間間隔測量模塊的軟件及硬件設(shè)計方法，給出設(shè)計過程的硬件原理圖及軟件流程圖，并對設(shè)計的各功能模塊進行功能時序仿真。
關(guān)鍵詞：FPGA：時間間隔測量；模塊設(shè)計；功能時序仿真

隨著半導(dǎo)體技術(shù)、嵌人式技術(shù)和EDA技術(shù)的不斷發(fā)展，數(shù)字設(shè)計技術(shù)將逐步取代模擬技術(shù)。而FPGA技術(shù)是數(shù)字技術(shù)的最新研究成果，利用FPGA技術(shù)進行數(shù)字電路的設(shè)計是必然趨勢。電子工藝技術(shù)的不斷改進使得FPGA的成本不斷降低，用FPGA進行數(shù)字電路的設(shè)計具有開發(fā)周期短、成本低、電路設(shè)計簡單的特點。由于生產(chǎn)FPGA的各大廠家在工藝上不斷提升技術(shù)，使得FPGA的市場迅速擴大。

1 基本設(shè)計原理
圖l為時間間隔測量系統(tǒng)框圖。

圖l中，F(xiàn)PGA模塊作為整個時間間隔測量模塊的核心器件，當有啟動信號時，經(jīng)光電耦合器進行電平轉(zhuǎn)換，得出5 V的數(shù)字信號。此時，F(xiàn)PGA向時間間隔測量程序發(fā)送數(shù)字信號1通知，時間間隔測量程序開始測量，當光電耦合器件再次收到信號時，此信號可以設(shè)置為停止信號，此時FPGA向時間間隔測量程序發(fā)送停止信號，得到兩個信號間的間隔數(shù)據(jù)，F(xiàn)PGA根據(jù)經(jīng)驗進行分析判斷測量數(shù)據(jù)是否為正確數(shù)據(jù)。若為正確測量數(shù)據(jù)，F(xiàn)PGA向STC單片機發(fā)送中斷信息，通知STC單片機進行數(shù)據(jù)的讀取。此時，STC單片機向FPGA發(fā)送控制信號，F(xiàn)PGA根據(jù)STC單片機發(fā)來的控制信號進行識別，根據(jù)控制信號有序地向STC單片機進行數(shù)據(jù)傳輸。FPGA采用A1tera公司的EPlC3T10017器件進行硬件設(shè)計，采用A1-
tera公司開發(fā)的Quartus II進行軟件設(shè)計。