基于FPGA的超聲波氣體流量計(jì)中AGC的實(shí)現(xiàn)

從圖4中可以看出，當(dāng)信號小于低門限7500時(shí)，dead_band_out=‘0’，updn_count_out=‘1’，控制加／減計(jì)數(shù)器向上計(jì)數(shù)，set_control遠(yuǎn)離低門限，計(jì)數(shù)步進(jìn)量增大；當(dāng)信號大于高門限10 500時(shí)，deadband_out=‘0’，updn_count_out=‘0’，控制加／減計(jì)數(shù)器向下計(jì)數(shù)，set_control遠(yuǎn)離高門限，計(jì)數(shù)步進(jìn)量增大。
3．2．2 加／減計(jì)數(shù)器模塊
加／減計(jì)數(shù)器模塊根據(jù)輸入信號與最佳的接收信號之間的差值，對輸入信號進(jìn)行反向補(bǔ)償。假設(shè)輸入信號經(jīng)過一定衰減，AGC環(huán)路經(jīng)過比較可確定接收信號電平低于最佳電平。這個(gè)差值將導(dǎo)致計(jì)數(shù)器向上計(jì)數(shù)，增加環(huán)路增益，直到環(huán)路濾波器的輸出重新回到門限判決模塊的兩個(gè)門限之間。如果信號乘以增益后、環(huán)路濾波器的輸出信號大于門限判決模塊的高門限時(shí)，計(jì)數(shù)器向下計(jì)數(shù)，降低環(huán)路增益，直到信號重新回到可以準(zhǔn)確解調(diào)所需的接收信號范圍。
圖5是加/減計(jì)數(shù)器模塊的仿真波形。gain_counter_out為截位前的增益值，gain_control_out為截位后實(shí)際輸出的增益值。從圖5看出，當(dāng)reset=‘1’時(shí)，計(jì)數(shù)器復(fù)位，設(shè)增益初始值gain_control_out=‘32’。而當(dāng)deadband_in=‘O’，updn_count_in=‘1’，加／減計(jì)數(shù)器按步進(jìn)量accelerate_gain_in向上計(jì)數(shù)；而當(dāng)deadband_in=‘O’，updn_count_in=‘0’，加／減計(jì)數(shù)器按步進(jìn)量accelerate_gainjn向下計(jì)數(shù)。計(jì)數(shù)所得的值即為輸出的增益控制因子。

4 結(jié)論
本文實(shí)現(xiàn)了一種全數(shù)字AGC的設(shè)計(jì)方案。此方案可實(shí)現(xiàn)40 dB動態(tài)范圍的控制，并且具有控制精度高，調(diào)節(jié)速度快，調(diào)試簡單，受環(huán)境影響小，穩(wěn)定性和可靠性高等優(yōu)點(diǎn)。隨著集成器件的發(fā)展，有望實(shí)現(xiàn)高動態(tài)范圍的全數(shù)字AGC，以便應(yīng)用到更廣闊的領(lǐng)域中。