<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA設(shè)計DSP的實踐與改進(jìn)

          基于FPGA設(shè)計DSP的實踐與改進(jìn)

          作者: 時間:2010-02-26 來源:網(wǎng)絡(luò) 收藏
          3.2.2將模型文件轉(zhuǎn)化為硬件描述語言

          當(dāng) Builder模型與仿真都正確后就可以進(jìn)入模型向硬件描述語言的過程了。加入Signal Compiler模塊,點擊執(zhí)行將模型文件轉(zhuǎn)化為硬件描述語言。轉(zhuǎn)換后 Builder的Signal Compiler模塊會自動生成 Quartus II的工程,其中的代碼已經(jīng)依據(jù)模型自動生成并建立了頂層模塊[6]。如圖 5。增加相應(yīng)的輸入與輸出,鎖定引腳后就可以下載了。



          本文引用地址:http://www.ex-cimer.com/article/191788.htm

          下載到 中,連接示波器,觀察到如圖 6所示圖像。





          4 結(jié)語

          結(jié)果和系統(tǒng)的總體設(shè)計方案可以看出,改進(jìn)的設(shè)計流程使得設(shè)計人員可以借助Simulink進(jìn)行靈活的系統(tǒng)模型設(shè)計并且可以通過 MATLAB強(qiáng)大的計算能力進(jìn)行系統(tǒng)級的仿真。由 Builder進(jìn)行硬件描述語言的自動生成讓設(shè)計者可以更加專注于系統(tǒng)的整體設(shè)計,提高了開發(fā)效率和系統(tǒng)建立質(zhì)量。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: FPGA DSP 實踐

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();