基于FPGA的SoftSerdes設(shè)計(jì)與實(shí)現(xiàn)

基于兩種基本的時(shí)序約束的時(shí)序分析決定了抽頭延時(shí)和延時(shí)鏈的長(zhǎng)度，抽樣延時(shí)線的時(shí)序分析如圖3所示。而時(shí)序約束分最好情況和最壞情況：最好情況的時(shí)序約束是整個(gè)延遲線的最小值必須大于數(shù)據(jù)總的抖動(dòng)數(shù)，這個(gè)約束決定了抽頭的個(gè)數(shù)；而最壞情況的時(shí)序約束是其最大的抽頭延時(shí)值必須小于數(shù)據(jù)的有效窗口，這個(gè)約束決定了延遲線的構(gòu)成。

最好和最壞情況的數(shù)學(xué)表達(dá)式分別為：
tJTT＜tTPMIN[(n-2k)＋1]

和tVAL＞ktTAPMAX

其中，n是抽頭數(shù)，k是數(shù)據(jù)有效窗口內(nèi)數(shù)據(jù)最小抽樣數(shù)，tTAPMIN和tTAPMAx是必需的最小和最大抽頭延時(shí)，一般情況下，tJTT是總的jitter，tVAL是數(shù)據(jù)的有效窗口。

1．3數(shù)據(jù)恢復(fù)狀態(tài)機(jī)

當(dāng)抽頭延時(shí)線對(duì)數(shù)據(jù)進(jìn)行抽樣時(shí)，數(shù)據(jù)狀態(tài)恢復(fù)機(jī)就對(duì)這些抽樣進(jìn)行處理并最終輸出有效位。邊沿檢測(cè)機(jī)制是通過(guò)分離穿過(guò)所有通道的各自檢測(cè)結(jié)果獲得的，每個(gè)通道再對(duì)上升沿抽頭延遲線和下降沿抽頭延遲線的8個(gè)抽樣進(jìn)行異或運(yùn)算以得到每個(gè)通道各自的邊沿檢測(cè)抽樣。在這個(gè)過(guò)程中，下降沿信號(hào)從180度相位的時(shí)鐘域移到0相位的時(shí)鐘域，接著邊沿檢測(cè)到的上升沿抽樣和下降沿抽樣與先前通道的邊沿檢測(cè)抽樣值進(jìn)行或操作，并把相或的結(jié)果送給下一個(gè)通道，從而將最后一個(gè)通道得到的最后結(jié)果送給狀態(tài)恢復(fù)機(jī)。因?yàn)椴还苁巧仙爻闃?，每次還是下降沿抽樣都只有一個(gè)數(shù)據(jù)跳變，所以在邊沿檢測(cè)抽樣時(shí)至少有1bit被提取出來(lái)。邊沿檢測(cè)機(jī)制有四種行為：右移、左移、右跳和左跳。

狀態(tài)機(jī)總是保持至少一個(gè)抽樣到數(shù)據(jù)有效窗口的邊沿。在復(fù)位期間，狀態(tài)機(jī)把抽頭延時(shí)線的位置指示信號(hào)(POS)放到抽頭延遲線的中央位置，POS信號(hào)用來(lái)選擇有效數(shù)據(jù)抽樣。其狀態(tài)機(jī)的輸出信號(hào)如表1所列。在正常運(yùn)行時(shí)，抖動(dòng)可能會(huì)引起數(shù)據(jù)有效窗口的漂移。狀態(tài)機(jī)通過(guò)邊沿檢測(cè)機(jī)制不斷的把邊沿抽樣值送到數(shù)據(jù)有效窗口，并決定POS指示信號(hào)和數(shù)據(jù)有效窗口邊沿間的相對(duì)位置。如果POS指示信號(hào)離邊沿太近，狀態(tài)機(jī)則通過(guò)右移或左移POS信號(hào)對(duì)其進(jìn)行調(diào)整，以使POS信號(hào)適當(dāng)?shù)碾x開(kāi)邊沿。接著，狀態(tài)機(jī)會(huì)對(duì)POS指示信號(hào)更新并把更新情況反饋給抽頭延時(shí)線。兩個(gè)8∶1選擇器可利用POS信號(hào)來(lái)選擇上升沿抽樣和下降沿抽樣并將其作為有效數(shù)據(jù)輸出。

狀態(tài)機(jī)的工作原理如圖4所示，其中0和1為抽樣延時(shí)線對(duì)數(shù)據(jù)邊沿的采樣值。