深入了解賽靈思System Generator中的時間參數(shù)

　　控制參數(shù)

　　第一個控制參數(shù)是模擬時間單位TSim。該參數(shù)無須在設(shè)計(jì)中明確地輸入。該參數(shù)代表的是對 Simulink模擬中基礎(chǔ)時間單位的隱含假設(shè)。因此，其僅對模擬有所影響。在Simulink以及System Generator環(huán)境中，模擬時間單位通常被假定為1s。例如，System Generator Wavescope模塊的顯示就使用這個慣例。不過正如在下面所見到的，TSim也可以滿足需要的其它任何時間單位。

　　隨后還需要在System Generator中以納秒為單位設(shè)置FPGA時鐘周期TCLK參數(shù)。該參數(shù)代表的是主系統(tǒng)時鐘輸入到FPGA的周期，而所有其它時鐘和時鐘啟動均由此導(dǎo)出。因此，其設(shè)置只會影響硬件實(shí)施。例如，對于廣受青睞的賽靈思Spartan-3E入門套件，F(xiàn)PGA時鐘周期為20ns(50MHz)。

　　而Simulink系統(tǒng)周期Psys則代表著Simulink模擬和硬件實(shí)施之間的全局連接。設(shè)計(jì)人員必須設(shè)定這個參數(shù)，因?yàn)樗赟ystem Generator中影響Simulink模擬和硬件實(shí)施。在模擬過程中，該值決定了相對于模擬時間單位而言，對模型的System Generator模塊調(diào)用、但卻不必要地進(jìn)行更新的頻度。對于硬件實(shí)施，該參數(shù)規(guī)定了相對于控制器采樣率的超頻量。與System Generator的文檔不同，將Simulink的系統(tǒng)周期定義為無單位量，即FPGA時鐘周期與假定的模擬時間單位之比：

　　這樣就可以假定前面提及的任意模擬時間單位。

　對于設(shè)計(jì)中System Generator部分的某個具體信號的采樣周期Psam，既可進(jìn)行明確設(shè)置(如在 Gateway-In單元中)，也可從Up Sample或者Down Sample等采樣率調(diào)整模塊中獲得。在進(jìn)行明確設(shè)置時，需要輸入以假定的時間單位為單位的具體數(shù)值。其設(shè)置對Simulink模擬和硬件實(shí)施都有影響。在模擬過程中，該數(shù)值決定了在模塊真正可以改變狀態(tài)之前必須調(diào)用該模塊的次數(shù)。同樣，在硬件實(shí)施中，該數(shù)值代表著時鐘邏輯啟用后的時鐘周期的數(shù)量。由于在 System Generator設(shè)計(jì)中，所有的時鐘啟用信號都源自主FPGA的時鐘輸入，因此每個啟用周期必須是FPGA時鐘周期的整數(shù)倍。