直擴(kuò)OQPSK系統(tǒng)載波跟蹤的 設(shè)計(jì)及FPGA實(shí)現(xiàn)

根據(jù)表1中的數(shù)據(jù)，由式ω=0θ／(NTpn)可計(jì)算出補(bǔ)償頻率，經(jīng)驗(yàn)證與頻偏大致相同(誤差不超過300 Hz)。其中θ為表1中的誤差，N為擴(kuò)頻碼序列的長(zhǎng)度；Tpn為擴(kuò)頻碼一個(gè)碼片時(shí)間。把該補(bǔ)償頻率與載波NCO系統(tǒng)之前輸出的頻率相加，然后計(jì)算出載波NCO頻率控制字的輸入，即可產(chǎn)生所需頻率。在實(shí)際項(xiàng)目開發(fā)中，載波跟蹤環(huán)路算法可在FPGA中實(shí)現(xiàn)。

3 載波NCO的設(shè)計(jì)
載波NCO可由ALTERA提供的IP核生成，也可由自己設(shè)計(jì)，圖2所示是載波NCO的設(shè)計(jì)原理圖。
由圖2可見，載波NCO主要由相位累加器、相位調(diào)制器和波形存儲(chǔ)器三部分組成。

3．1 相位累加器
相位累加器是NCO的核心，可完成相位累加功能。每來(lái)一個(gè)時(shí)鐘脈沖，累加器都將頻率控制字FW(N-1：0)與寄存器輸出的相位累加數(shù)據(jù)相加，再把相加后的結(jié)果送至累加器的輸入端。同時(shí)寄存器將加法器在上一個(gè)時(shí)鐘作用后產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加器即可在時(shí)鐘的作用下進(jìn)行相位累加。每當(dāng)累加器加滿時(shí)，產(chǎn)生一次溢出，以控制各寄存器異步清零，從而完成一個(gè)周期動(dòng)作。而當(dāng)下一時(shí)鐘來(lái)時(shí)，再開始下一周期的累加。這里的頻率控制字與輸出頻率f0的關(guān)系式為：
k=f02N/f
3．2 相位調(diào)制器
相位調(diào)制器可接收相位累加器的相位輸出。這里應(yīng)加一個(gè)相位偏移值，主要用于實(shí)現(xiàn)信號(hào)的相位調(diào)制，如PSK(相移鍵控)等，在不使用時(shí)可以去掉該部分，或加一個(gè)固定的相位控制字。
3．3 波形存儲(chǔ)器
波形存儲(chǔ)器即正弦ROM查找表，它采用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址，然后進(jìn)行波形的相位一幅值轉(zhuǎn)換，從而在給定的時(shí)間上確定輸出的波形的抽樣幅值。N位的尋址ROM相當(dāng)于把0~360°的正弦信號(hào)離散成具有2N個(gè)采樣值的序列。若波形有D位數(shù)據(jù)位，則2N個(gè)采樣值的幅值將以D位二進(jìn)制數(shù)固化在ROM中，這樣，按照地址的不同，就可以輸出相應(yīng)的正弦信號(hào)的幅值。

4 結(jié)束語(yǔ)
本文介紹了直擴(kuò)OQPSK系統(tǒng)載波跟蹤的原理及FPGA實(shí)現(xiàn)方法。經(jīng)實(shí)際的系統(tǒng)調(diào)試證明，該方法能有效的抑制OQPSK調(diào)制的倒相現(xiàn)象，即能在相位誤差積累到一定程度后，有效地反饋到載波NCO的輸入端．從而有效實(shí)現(xiàn)對(duì)高速運(yùn)動(dòng)目標(biāo)的載波跟蹤。