基于FPGA的PCI總線接口硬件調(diào)試策略
加入技術(shù)交流群
(3)設(shè)置被測(cè)信號(hào)。可以使用Node Finder中的SignalI TapⅡ?yàn)V波器查找所有預(yù)綜合和布局布線后的Signal TapⅡ節(jié)點(diǎn)，添加要觀察的信號(hào)。邏輯分析器不可測(cè)試的信號(hào)包括：邏輯單元的進(jìn)位信號(hào)、PLL的時(shí)鐘輸出、JTAG引腳信號(hào)、LVDS(低壓差分)信號(hào)等。
(4)配置采樣深度，確定RAM的大小。Signal TapⅡ所能顯示的被測(cè)信號(hào)波形的時(shí)間長(zhǎng)度為T(mén)X，其計(jì)算公式如下：
TX=NTS
式中，N為緩存中存儲(chǔ)的采樣點(diǎn)數(shù)，TS為采樣時(shí)鐘的周期；
(5)設(shè)置buffer acquisition mode。buffer ac-quisition mode包括循環(huán)采樣存儲(chǔ)和連續(xù)存儲(chǔ)兩種模式。循環(huán)采樣存儲(chǔ)也就是分段存儲(chǔ)，即將整個(gè)緩存分成多個(gè)片段(segment)，每當(dāng)觸發(fā)條件滿足時(shí)就捕獲一段數(shù)據(jù)。該功能可以去掉無(wú)關(guān)的數(shù)據(jù)，使采樣緩存的使用更加靈活；
(6)觸發(fā)級(jí)別。Signal TapⅡ支持多觸發(fā)級(jí)的觸發(fā)方式，最多可支持1O級(jí)觸發(fā)，設(shè)計(jì)人員可以只查看最重要的數(shù)據(jù)。
(7)觸發(fā)條件。Signal TapⅡ邏輯分析器可支持多個(gè)觸發(fā)位置以及外部觸發(fā)事件，可以使用Signal TapⅡ邏輯分析器窗口中的Signal Configu-ration面板來(lái)設(shè)置觸發(fā)器選項(xiàng)，也可以設(shè)定復(fù)雜的觸發(fā)條件來(lái)捕獲相應(yīng)的數(shù)據(jù)，以協(xié)助調(diào)試設(shè)計(jì)。當(dāng)觸發(fā)條件滿足時(shí)，可在Signal Tap時(shí)鐘的上升沿采樣被測(cè)信號(hào)。本文引用地址：http://www.ex-cimer.com/article/191871.htm
3 使用Signal Tap調(diào)試PCI主設(shè)備控制器
Signal TapⅡ邏輯分析器的使用大大加快了PCI主設(shè)備控制器的調(diào)試進(jìn)程，例如在調(diào)試DMA傳輸后的中斷產(chǎn)生時(shí)，由于軟件檢測(cè)不到中斷而導(dǎo)致DMA傳輸結(jié)束后，可能會(huì)使計(jì)算機(jī)死機(jī)而不能正常結(jié)束(完整的流程是：DMA傳輸結(jié)束，產(chǎn)生中斷，并在軟件檢測(cè)到中斷后進(jìn)人中斷服務(wù)程序來(lái)處理中斷，然后清除)。
對(duì)中斷產(chǎn)生的條件進(jìn)行檢查時(shí)，32位的DMA計(jì)數(shù)器必須為0，而且DMA傳輸結(jié)束標(biāo)志信號(hào)必須有效，針對(duì)這一條件，使用普通的示波器和邏輯分析器根本無(wú)法跟蹤到，但是使用SignalTapⅡ邏輯分析器的高級(jí)設(shè)置，就可將這兩個(gè)條件作為觸發(fā)條件，從而檢測(cè)到中斷是否產(chǎn)生，其高級(jí)設(shè)置如圖3所示。
4 結(jié)束語(yǔ)
與傳統(tǒng)邏輯分析器相比，使用Signal TapⅡ邏輯分析器有以下優(yōu)勢(shì)：
(1)不占用額外的I／O資源。若使用傳統(tǒng)的邏輯分析儀觀察信號(hào)波形，則必須將待觀察信號(hào)引到空閑管腳，這樣，在器件管腳緊張的時(shí)候，Signal TapⅡ邏輯分析器的優(yōu)點(diǎn)就可以得到充分地體現(xiàn)。
(2)不占用PCB空間。若使用傳統(tǒng)邏輯分析儀，則需要從FPGA器件上引出測(cè)試管腳到PCB上，這樣會(huì)增加PCB走線難度；
(3)不破壞信號(hào)的完整性；
(4)傳統(tǒng)邏輯分析儀價(jià)格昂貴，而將Signal TapⅡ邏輯分析器集成在QuartusⅡ軟件中，無(wú)需另外付費(fèi)；
因此，可以預(yù)見(jiàn)，Signal TapⅡ邏輯分析器將受到越來(lái)越多的設(shè)計(jì)工程師的青睞。
評(píng)論