基于DSP的JPEG視頻壓縮系統(tǒng)的實現(xiàn)
加入技術(shù)交流群
TPS76801能給CPU內(nèi)核提供最大1 A的電流，電壓在1．2～3 V范圍內(nèi)可調(diào)。本文引用地址：http://www.ex-cimer.com/article/191911.htm
調(diào)整TPS76801的輸入電阻值得到1．6 V，1．35 V，1．2 V的核電壓，DSP相應(yīng)工作在200 MHz，144 MHz，108 MHz的頻率下。而TPS75833能提供最高3 A的I／O電流，對于低功耗的TMS320VC5509A，這已足夠保證其工作在最大負荷狀態(tài)。
4 系統(tǒng)軟件設(shè)計
該系統(tǒng)軟件設(shè)計的主要功能是實時采樣現(xiàn)場的視頻信號，然后對網(wǎng)像數(shù)據(jù)編碼壓縮并通過USB總線或RS232串口將圖像數(shù)據(jù)傳送給主機。系統(tǒng)主程序流程如圖5所示，該系統(tǒng)軟件設(shè)計可分為系統(tǒng)初始化、圖像采集、壓縮編碼和數(shù)據(jù)傳輸4個主要模塊。
系統(tǒng)上電后，DSP首先初始化，初始化主要包括：通過I2C總線初始化SAA7111，設(shè)置其工作模式；空間分配，EMIF的配置以保證外部存儲器的正常訪問；配置USB模塊；設(shè)定DMA通道以及設(shè)定外部中斷。然后DSP等待FPGA的中斷。當DSP接收到FPGA的中斷后，DSP設(shè)定標志寄存器，啟動 DMA讀取數(shù)據(jù)，并進行編碼。當編碼結(jié)束后，DSP把數(shù)據(jù)交付USB模塊，通過USB總線傳送至上位機，同時DSP向FPGA發(fā)送空閑信號，通知FPGA 繼續(xù)發(fā)送下一幀。
5 JPEG優(yōu)化
JPEG算法在DSP上實現(xiàn)需要解決編碼速度問題。片上內(nèi)存資源的有限性使得大部分的程序代碼和數(shù)據(jù)不得不放在片外，大量的圖像數(shù)據(jù)在慢速的SDRAM存儲器中，對其訪問和算術(shù)運算是影響系統(tǒng)性能的關(guān)鍵因素之一。因此，應(yīng)從內(nèi)存分配和代碼優(yōu)化兩個方面來優(yōu)化程序，提高編碼效率。
5．1 數(shù)據(jù)內(nèi)存優(yōu)化
由于VC5509A的片上存儲器包括32 Kx16位DARAM，96 Kx16位SARAM，共128 K位的存儲空間。其中DARAM為雙訪問內(nèi)存，即在一個周期內(nèi)可完成兩次數(shù)據(jù)訪問，SARAM為單訪問內(nèi)存，即在一個周期內(nèi)只能完成一次數(shù)據(jù)訪問，片外內(nèi)存為擴展的SDRAM，訪問其需要額外的等待時間，執(zhí)行效率比較低。因此在算法設(shè)計中應(yīng)合理安排內(nèi)存分配，盡量將訪問頻繁的程序代碼和數(shù)據(jù)放在片內(nèi)內(nèi)存中，特別是DARAM中，可以提高編碼效率。
評論