安全芯片中密碼算法的多IP核集成方法
信息社會(huì)中,基于密碼算法設(shè)計(jì)的安全芯片,能夠?yàn)橛脩舻拿舾行畔⑻峁┯行У臋C(jī)密性與完整性保護(hù)。信息化的不斷深入使得人們對(duì)信息安全服務(wù)的需求呈現(xiàn)使用簡(jiǎn)單化、功能多樣化、高度集成化等趨勢(shì)。這要求安全芯片在單一的硬件平臺(tái)上,最大限度地提供多樣的密碼服務(wù),并且具備標(biāo)準(zhǔn)統(tǒng)一的對(duì)外服務(wù)接口。功能多樣化與高度集成化,已經(jīng)成為當(dāng)前以及今后安全芯片設(shè)計(jì)的必然要求。
安全芯片的功能多樣化設(shè)計(jì)要求可以由軟件方式實(shí)現(xiàn),也可通過(guò)集成多個(gè)硬件密碼算法IP核完成。由于密碼算法IP核集成安全性較高,在向外提供密碼服務(wù)時(shí),數(shù)據(jù)處理速度較快,且不占用主控制器運(yùn)算資源,相對(duì)于軟件實(shí)現(xiàn)方法,更適合于安全芯片的實(shí)際應(yīng)用需要。因此,在已有的多功能安全芯片設(shè)計(jì)中,一般采取多密碼算法IP核集成,實(shí)現(xiàn)安全芯片功能多樣化。
1 密碼算法多IP核集成要求及方法
在單一硬件平臺(tái)上集成多個(gè)密碼算法IP核,需要滿足三條基本設(shè)計(jì)要求:
第一,硬件平臺(tái)運(yùn)行頻率與IP核運(yùn)算頻率的不一致要求。通常情況下,設(shè)計(jì)者在進(jìn)行IP核實(shí)現(xiàn)時(shí),出于數(shù)據(jù)處理速度的需要,一般都會(huì)盡量提高IP核運(yùn)算頻率,以實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速處理。要求硬件平臺(tái)與IP核具備同樣的時(shí)鐘頻率是不現(xiàn)實(shí)的,因?yàn)橛布脚_(tái)的運(yùn)行頻率往往依賴于這一平臺(tái)所采用的主控制器運(yùn)行頻率,而要提高主控制器的運(yùn)行頻率,以達(dá)到與不同IP核運(yùn)算頻率一致,不具有實(shí)際可行性。在具體實(shí)現(xiàn)多IP核集成時(shí),密碼算法IP核運(yùn)算頻率會(huì)遠(yuǎn)高于硬件平臺(tái)的運(yùn)行頻率,各IP核的運(yùn)算頻率也不盡相同。因此,要實(shí)現(xiàn)IP核與硬件平臺(tái)掛接集成,需首先解決硬件平臺(tái)與IP核的時(shí)鐘不一致問(wèn)題。
第二,硬件平臺(tái)與IP核、不同IP核之間處理數(shù)據(jù)位寬的不一致要求。同樣是出于提高數(shù)據(jù)處理速度考慮,設(shè)計(jì)者在設(shè)計(jì)IP核時(shí),一般采用較大的數(shù)據(jù)位寬。實(shí)現(xiàn)不同數(shù)據(jù)位寬的轉(zhuǎn)換,是IP核能否正確處理數(shù)據(jù)的基本條件。
第三,能夠靈活調(diào)用不同IP核的功能,對(duì)目標(biāo)數(shù)據(jù)進(jìn)行相應(yīng)處理。單一硬件平臺(tái)與多IP核的掛接集成,需要相應(yīng)機(jī)制來(lái)最終實(shí)現(xiàn)對(duì)不同IP核功能的靈活調(diào)用。通過(guò)IP功能調(diào)用機(jī)制,硬件平臺(tái)可以完成多個(gè)IP核對(duì)不同數(shù)據(jù)的同步運(yùn)算處理,也可以單獨(dú)調(diào)用某一IP核進(jìn)行數(shù)據(jù)處理。
基于上述多IP核集成設(shè)計(jì)要求,當(dāng)前文獻(xiàn)中已有的實(shí)現(xiàn)方法主要有:
方法一,使用第三方專用系統(tǒng)總線,實(shí)現(xiàn)多IP核集成。采用第三方專用系統(tǒng)總線,將不同IP核與總線掛接,實(shí)現(xiàn)多IP核集成。其優(yōu)點(diǎn)在于:專用系統(tǒng)總線功能強(qiáng)大,支持不同頻率、不同端口的IP核集成,能夠進(jìn)行多個(gè)IP核對(duì)不同數(shù)據(jù)的同步運(yùn)算處理,便于系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。但由于需要采用第三方總線,因而芯片的研發(fā)成本會(huì)相應(yīng)增加。
方法二,為每個(gè)IP核配備專用雙端口數(shù)據(jù)存儲(chǔ)器,實(shí)現(xiàn)多IP核集成。采用配備雙端口存儲(chǔ)器可以滿足硬件平臺(tái)與IP核異頻處理要求,能夠?qū)崿F(xiàn)不同數(shù)據(jù)位寬之間的轉(zhuǎn)換,能夠進(jìn)行多個(gè)IP核對(duì)不同數(shù)據(jù)的同步運(yùn)算處理。在進(jìn)行系統(tǒng)前端設(shè)計(jì)時(shí),設(shè)計(jì)簡(jiǎn)單且實(shí)現(xiàn)方便。但由于密碼服務(wù)是一個(gè)有序的過(guò)程,為每個(gè)IP核均配備專用存儲(chǔ)區(qū),會(huì)造成系統(tǒng)資源浪費(fèi),且極大地增加了芯片后端設(shè)計(jì)中的布局布線難度。
在分析上述兩種集成方法基礎(chǔ)上,本文基于方法二,給出了一種改進(jìn)的多IP核集成設(shè)計(jì)方法。方法采用IP橋接技術(shù),將同一雙端口存儲(chǔ)器與不同IP核進(jìn)行動(dòng)態(tài)重構(gòu),實(shí)現(xiàn)多IP核集成。與方法一相比,采用IP橋接技術(shù)實(shí)現(xiàn)多IP核集成可以顯著減少芯片的研發(fā)成本;與方法二相比,改進(jìn)方法不僅能夠有效整合芯片內(nèi)部資源,還可以降低系統(tǒng)功耗,提高芯片的整體性能。
2 IP橋接技術(shù)設(shè)計(jì)原理與具體實(shí)現(xiàn)
IP橋接技術(shù)的核心是IP橋(IP_bridge)的設(shè)計(jì)與實(shí)現(xiàn)。IP_bridge是主控制器與各IP核協(xié)處理器的連接橋梁,同時(shí)也是各IP核協(xié)處理器與專用雙端口存儲(chǔ)器的連接橋梁。
2.1 IP橋接技術(shù)設(shè)計(jì)原理
IP_bridge是IP橋接技術(shù)設(shè)計(jì)與實(shí)現(xiàn)的核心,是主控制器與各IP核協(xié)處理器,以及各IP核協(xié)處理器與專用雙端口存儲(chǔ)器之間的連接橋梁。為實(shí)現(xiàn)這一目的,IP_bridge需完成以下功能:IP核選擇參數(shù)譯碼;不同IP核與同一數(shù)據(jù)處理區(qū)的動(dòng)態(tài)可重構(gòu);根據(jù)IP選擇參數(shù),配置選定IP核控制指令與運(yùn)行時(shí)鐘。
在IP_bridge滿足上述設(shè)計(jì)要求的前提下,IP橋接技術(shù)具體設(shè)計(jì)原理可作如下表述:將各IP核與IP_bridge、dual_ramx(雙端口存儲(chǔ)區(qū))整合為系統(tǒng)的一個(gè)密碼算法IP核重構(gòu)模塊,模塊輸入為系統(tǒng)輸出數(shù)據(jù)、地址、讀/寫使能、系統(tǒng)時(shí)鐘與IP時(shí)鐘、IP控制指令與IP選擇參數(shù),輸出為 IP核處理完成數(shù)據(jù)與協(xié)處理器運(yùn)行狀態(tài)標(biāo)識(shí)。
評(píng)論