基于FPGA的RCN226絕對(duì)式編碼器通信接口設(shè)計(jì)
DSP在每個(gè)電流環(huán)周期發(fā)送一個(gè)有效的begin信號(hào),20μs之后,碼盤信號(hào)接收模塊將接收到的數(shù)據(jù)存入FPGA內(nèi)部雙口RAM的A口中,并按順序排列成16位數(shù)據(jù)的形式,然后向DSP發(fā)送end信號(hào),表示一次通信結(jié)束,DSP接收到中斷之后從FPGA的雙口RAM的B口中讀取數(shù)據(jù),完成一次通信, DSP的連接如圖3所示。本文引用地址:http://www.ex-cimer.com/article/191929.htm
在本接口的研發(fā)過程中,對(duì)FPGA的開發(fā)采用Altera公司的Quartus II 5.1集成環(huán)境,硬件描述語言為VHDL語言。圖4為主程序流程圖。
圖5為碼盤與FPGA之間的通信波形,從位置信號(hào)可以看出該接口工作正常。 |
3 結(jié)束語 |
fpga相關(guān)文章:fpga是什么
伺服電機(jī)相關(guān)文章:伺服電機(jī)工作原理
評(píng)論