基于CPLD的多路信號采集系統(tǒng)實(shí)現(xiàn)方案

引言
存儲測試的特點(diǎn)是集多參數(shù)微型傳感器及信號調(diào)整、信息采集、信息存儲及傳輸接口電路為一體，對被測物體的工作環(huán)境、運(yùn)動(dòng)控制等多通道、大容量參數(shù)進(jìn)行（實(shí)時(shí)、動(dòng)態(tài)）數(shù)據(jù)采集、存儲、事后回收、數(shù)據(jù)再現(xiàn)、數(shù)據(jù)分析。目前，存儲測試技術(shù)已經(jīng)在許多重大武器型號的研制、生產(chǎn)中得到成功應(yīng)用，并取得了一系列重要科研成果。解決了過去無法解決的重大測試難題，顯示出了突出的優(yōu)越性。[1]
2 硬件設(shè)計(jì)
2.1 系統(tǒng)框圖：
本系統(tǒng)中有1路速變模擬信號、8路緩變模擬信號、4路數(shù)字信號。該采集系統(tǒng)能實(shí)現(xiàn)采集0~10V之間的模擬信號，其中單路速變模擬信號采樣率不低于40Khz,8路緩變模擬信號采樣率不低于12.5Khz，兩者精度均在0.1%,同時(shí)還能夠存儲4路數(shù)字信號。信號記錄時(shí)間均不低于0.75s，整體設(shè)計(jì)如圖1所示。

2.2信號調(diào)理設(shè)計(jì)
在本系統(tǒng)中，由于模擬輸入信號的電壓范圍是0～10V,所以此次設(shè)計(jì)使用LM324運(yùn)算放大器組成的比例電路將輸入信號變換成0～2.5V電壓。然后輸入模擬開關(guān)經(jīng)過跟隨器后，再輸入A/D轉(zhuǎn)換器。4路數(shù)字信號使用一個(gè)5V的穩(wěn)壓管，將輸入數(shù)字信號中大于5V的高電平信號鉗制在5V，起到了調(diào)壓的作用。如果是低于5V，那么電壓將不改變。
2.3輸入通道設(shè)計(jì)
存儲測試系統(tǒng)常常需要多通道同時(shí)采集。此次設(shè)計(jì)中根據(jù)被測信號的特點(diǎn)選用ADG506模擬開關(guān)進(jìn)行各通道的切換，該模擬開關(guān)具有開關(guān)速度快、泄漏小等特點(diǎn)，從而用最簡單的硬件電路完成多路信號的存儲測試。
2.4采集芯片選用：
此次設(shè)計(jì)采用AD公司的AD7492采集芯片，AD7492為12位高速、低功耗、逐次逼近式AD轉(zhuǎn)換器。它可在2.7V-5.25V的供電電壓下工作，采樣頻率最高為1.25MSPS，從而為正確采集回速變、緩變信號提供保障。[2]
2.5存儲電路設(shè)計(jì)
此系統(tǒng)中，我們共有1路速變模擬信號，8路緩變模擬信號，4路數(shù)字信號。首先，對于單路速變信號而言，其最低采樣頻率為40kHz，系統(tǒng)要求的最低記錄時(shí)間為0.75S此次設(shè)計(jì)中，用了一個(gè)模擬開關(guān)和一個(gè)AD7492循環(huán)進(jìn)行數(shù)據(jù)采集，將1路速變信號和8路緩變信號交叉安排在ADG506上，這樣在每次速變信號采集后，緊接著采集8路緩變信號，經(jīng)過循環(huán)交叉采集后，便使得速變信號采樣率是緩變信號采樣率的8倍，所以速變信號采樣率為8×12.5kHz≥40kHz。其次，對于8路緩變信號，其單路采樣率為12.5kHz, 記錄時(shí)間為0.75s,共8路。最后，存儲４路數(shù)字信號。由于我們采用12路的AD采集，所以4路數(shù)字信號與AD產(chǎn)生的高4位信號合起來組成8位一起存入512K的SRAM 628512。因此不再單獨(dú)占用空間。由以上分析我們可以得到存儲容量為：M≥12.5kHz×8路×2×0.75+12.5kHz×8次×2×0.75=300kbyte。為了方便讀數(shù)和數(shù)據(jù)分析，在每組數(shù)據(jù)前加上通道標(biāo)志位，以區(qū)分是哪一路信號。為了確保存儲空間，此次設(shè)計(jì)我們一共選用兩塊容量為512K的SRAM進(jìn)行數(shù)據(jù)存儲。AD轉(zhuǎn)換和CPLD處理后的采集信號通過74LVC4245電平轉(zhuǎn)換后送入SRAM進(jìn)行存儲。[3]