基于EDA技術(shù)的FPGA設(shè)計計算機應(yīng)用

可編程特點有助復(fù)雜電路設(shè)計

FPGA能進行無限次的重復(fù)編程。因此能夠在相同的器件上進行修改和卸載已經(jīng)完成好的設(shè)計。在一個FPGA 芯片上的基本部件數(shù)量增加了很多,這使得在FPGA上實現(xiàn)非常復(fù)雜的電子電路設(shè)計變成比較現(xiàn)實。由于采用FPGA的EDA技術(shù)所產(chǎn)生的性價比更高一些,從而使得最近有多家公司開始采用這項技術(shù),并且這種增長趨勢仍舊在繼續(xù)。
FPGA中的邏輯塊是CLB,邏輯塊是指PLD (Programmable Logic Device)芯片中按結(jié)構(gòu)劃分的功能模塊,它有相對獨立的組合邏輯單元,塊間靠互連系統(tǒng)聯(lián)系。FPGA的邏輯塊粒度小,輸入變量為4～8,輸出變量為 1～2,每塊芯片中有幾十到上千個這樣的單元,使用時非常靈活。FPGA內(nèi)部互連結(jié)構(gòu)是靠可編程互聯(lián)P I實現(xiàn)邏輯塊之間的聯(lián)接。它的互聯(lián)是分布式的,它的延時與系統(tǒng)布局有關(guān),不同的布局,互聯(lián)延時不同。根據(jù)FPGA的不同類型,可采用開關(guān)矩陣或反熔線絲技術(shù)將金屬線斷的端點連接起來,從而使信號可以交換于任意兩邏輯單元之間。
采用FPGA技術(shù)集成設(shè)計數(shù)字電路產(chǎn)品最大的特點就是可以使設(shè)計和實現(xiàn)相統(tǒng)一,無須前期風(fēng)險投資,而且設(shè)計實現(xiàn)均在實驗室的EDA開發(fā)系統(tǒng)上進行,周期很短,大大有利于現(xiàn)代產(chǎn)品的市場競爭需求,所以,FPGA的應(yīng)用設(shè)計, 特別適應(yīng)于電子新產(chǎn)品的小批量開發(fā),科研項目的樣機試制以及ASIC產(chǎn)品設(shè)計的驗證,能夠進行現(xiàn)場設(shè)計實現(xiàn)、現(xiàn)場仿真及現(xiàn)場修改。由此,受到電子產(chǎn)品設(shè)計工程師的廣泛推崇和歡迎。

FPGA的應(yīng)用領(lǐng)域

FPGA所具有的無限次可重復(fù)編程能力,靈活的體系結(jié)構(gòu),豐富的觸發(fā)器及布線資源等一系列的特點使得它可以滿足電子產(chǎn)品設(shè)計的多種需求。FPGA的應(yīng)用領(lǐng)域主要集中在替換通用邏輯和復(fù)雜邏輯、重復(fù)編程使用、板極設(shè)計集成、高速計數(shù)器、加減法器、累加器和比較器的實現(xiàn)、總線接口邏輯等方面。
應(yīng)用和開發(fā)FPGA必須對器件的性能有一個全面了解,例如對器件的容量、速度、功耗,接口要求和引腳數(shù)目等進行綜合考慮,同時還要注意以下幾個細節(jié)問題:
● 時序電路應(yīng)用“上電”復(fù)位電路,保證開機加電后,置時序電路于初始狀態(tài);
● 器件的電源與地引腳必須并接一只0.1μF的無感電容,起濾波和去耦作用;
● 不能采用數(shù)目是偶數(shù)的反向器串聯(lián)的方法構(gòu)成“延時電路”,一則延時的時間不準(zhǔn)確,二則自動編譯時會作為冗余電路被簡化掉;
● 主要的全局緩沖器必須由半專用的焊盤驅(qū)動,次要的全局緩沖器可以來源于半專用的焊盤或內(nèi)部網(wǎng)線;
● 引腳之間嚴禁短路,忌用萬用表直接測量器件引腳;
● 器件的I/ O口如被定義為輸出端,忌對該端加信號,否則將損壞芯片;
● 低功耗的器件如接負載過大時,不僅會使所用器件的工作效率顯著降低,甚至?xí)p傷芯片。

結(jié)語

基于EDA技術(shù)的現(xiàn)場可編程門陣列FPGA集成度高,結(jié)構(gòu)靈活,設(shè)計方法多樣,開發(fā)周期短,調(diào)試方便,修改容易,應(yīng)用領(lǐng)域極為廣泛。面對科學(xué)技術(shù)高速發(fā)展、市場競爭十分激烈的現(xiàn)實,熟練的掌握EDA設(shè)計技術(shù),靈活巧妙的使用FPGA至關(guān)重要,其前景將是十分樂觀的。