基于FPGA的伺服驅(qū)動(dòng)器分周比設(shè)計(jì)與實(shí)現(xiàn)

圖3中，PA205，PB206分別是原始差分信號(hào)的A相、B相的輸入引腳。信號(hào)經(jīng)QDPF四倍頻后將方向信號(hào)和脈沖信號(hào)輸出給DF分頻模塊。經(jīng)DF分頻后將脈沖、方向信號(hào)輸出給正交脈沖生成模塊OSG，產(chǎn)生帶相位的正交信號(hào)，最后從PA119，PB120反饋到CNC。下面對(duì)主要模塊做分別介紹。
四倍頻模塊QDPF：正交信號(hào)的四倍頻方法有很多種，在很多資料中都涉及，在此不做詳細(xì)介紹。
分頻模塊DF按照初始化配置的分周比或者預(yù)先設(shè)定的分周比，對(duì)輸入CLK_IN引腳的脈沖序列分頻。內(nèi)部的增、減計(jì)數(shù)器根據(jù)輸入DIR_IN引腳的方向信號(hào)對(duì)輸入脈沖進(jìn)行增(DIR_IN=1)或減(DIR_IN=0)計(jì)數(shù)，增計(jì)數(shù)至正閾值時(shí)輸出一個(gè)脈沖和正方向信號(hào)(DIR_OUT=1)，減計(jì)數(shù)至負(fù)閾值是輸出一個(gè)脈沖和負(fù)方向信號(hào)(DIR_OUT=0)。若計(jì)數(shù)值在正、負(fù)閾值之間時(shí)，不論電機(jī)反向，還是在閾值見抖動(dòng)，即方向反復(fù)變化，輸出方向信號(hào)都保持不變。這是能正確實(shí)現(xiàn)分頻的關(guān)鍵，如果這一步處理不好，電機(jī)定位后可能會(huì)出現(xiàn)不斷向CNC發(fā)脈沖的情況。以三分頻為例，即計(jì)數(shù)器增計(jì)數(shù)至3后輸出一個(gè)正脈沖(正方向信號(hào)+脈沖)，計(jì)數(shù)器減計(jì)數(shù)至-3后輸出一個(gè)負(fù)脈沖(負(fù)方向信號(hào)+脈沖)。計(jì)數(shù)值在(-3，3)時(shí)，計(jì)數(shù)器只對(duì)脈沖計(jì)數(shù)而不輸出。對(duì)QDPF 的仿真結(jié)果如圖4所示。

伺服電機(jī)相關(guān)文章:伺服電機(jī)工作原理 上一頁(yè) 1 2 3 下一頁(yè) 關(guān)鍵詞： FPGA 伺服驅(qū)動(dòng)器 評(píng)論 我來說兩句…… 驗(yàn)證碼： 相關(guān)推薦 9種單片機(jī)常用的軟件架構(gòu) 嵌入式系統(tǒng) PCB FPGA 架構(gòu) | 2024-05-21 3-DES算法的FPGA高速實(shí)現(xiàn)(Xilinx) 資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13 實(shí)時(shí)的噪聲源定位系統(tǒng) 視頻 NI LabVIEW FPGA | 2009-03-25 FPGA比單片機(jī)厲害嗎？ 嵌入式系統(tǒng) FPGA 單片機(jī) | 2024-06-13 Achronix FPGA增加對(duì)Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實(shí)現(xiàn)可擴(kuò)展數(shù)據(jù)處理 嵌入式系統(tǒng) Achronix FPGA Bluespec RISC-V 軟處理器 | 2024-04-15 基于FPGA的鎖相環(huán)位同步提取電路 設(shè)計(jì)方案 電子電路圖，F(xiàn)PGA 鎖相環(huán) | 2012-07-27 ALTERA的PCI_IP Core問答集 資源下載 Altera FPGA PCI_IP Core | 2007-12-13 高速ADC與內(nèi)置嵌入式串行收發(fā)器的FPGA接口 視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19 視頻協(xié)議板-FPGA配置基于LatticeECP3的設(shè)計(jì) 設(shè)計(jì)方案 視頻 協(xié)議 -FPGA 配置 基于 LatticeECP3 | 2014-05-20 LatticeECP3設(shè)計(jì)的視頻協(xié)議板電路圖-FPGA配置 設(shè)計(jì)方案 LatticeECP3 設(shè)計(jì) 視頻 協(xié)議 電路圖 -FPGA | 2011-06-27 s3c2410+fpga 做視頻無線傳輸 herbertwj | 2004-08-15 FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口? 視頻 Altera FPGA DDR3 | 2008-06-18 萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根 嵌入式系統(tǒng) 萊迪思 安全控制 FPGA 加密敏捷性 硬件可信根 | 2024-06-27 help, 44b0+fpga拖死cpu sandman555 | 2005-02-05 help, 44b0+fpga拖死cpu sandman555 | 2005-02-05 Altera公司cyclone系列FPGA-1C6電路圖 設(shè)計(jì)方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17 Altera的FPGA下載常見問題經(jīng)驗(yàn)小結(jié) 資源下載 Altera FPGA 常見問題經(jīng)驗(yàn) | 2007-12-13 iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案 嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思 可編程解決方案 | 2024-06-07 LabVIEW FPGA 模塊簡(jiǎn)介 視頻 NI LabVIEW FPGA | 2009-04-01 LabVIEW 8.20技術(shù)資料大全簡(jiǎn)介 資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11 利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能 嵌入式系統(tǒng) 軟件設(shè)計(jì)工具 FPGA 萊迪思 | 2024-07-17 基于SD7502構(gòu)成的FPGA-ASK電路圖 設(shè)計(jì)方案 基于 SD7502 構(gòu)成 FPGA-ASK 電路圖 | 2011-07-13 基于FPGA的可編程數(shù)字濾波器系統(tǒng) 資源下載 Max FPGA 可編程數(shù)字濾波器 | 2007-12-14 Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實(shí)現(xiàn)創(chuàng)新 視頻 Altera FPGA ASIC | 2009-07-13 help, 44b0+fpga拖死cpu sandman555 | 2005-02-05 基于FPGA的數(shù)字信號(hào)處理--什么是定點(diǎn)數(shù)？ 嵌入式系統(tǒng) FPGA 數(shù)字信號(hào) 定點(diǎn)數(shù) | 2024-05-11 采用創(chuàng)新的FPGA 器件來實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案 嵌入式系統(tǒng) Achronix FPGA | 2024-06-18 FPGA是實(shí)現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵 嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06 國(guó)產(chǎn)28納米FPGA流片 嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31 用C/C++語言開發(fā)大規(guī)模FPGA [轉(zhuǎn)載于www.fpga.com.cn] xiaohua | 2002-09-24 上一篇：基于FPGA控制的懸掛運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì) 下一篇：基于FPGA的串行接收模塊的設(shè)計(jì) 技術(shù)專區(qū) FPGA DSP MCU 示波器 步進(jìn)電機(jī) Zigbee LabVIEW Arduino RFID NFC STM32 Protel GPS MSP430 Multisim 濾波器 CAN總線 開關(guān)電源 單片機(jī) PCB USB ARM CPLD 連接器 MEMS CMOS MIPS EMC EDA ROM 陀螺儀 VHDL 比較器 Verilog 穩(wěn)壓電源 RAM AVR 傳感器 可控硅 IGBT 嵌入式開發(fā) 逆變器 Quartus RS-232 Cyclone 電位器 電機(jī)控制 藍(lán)牙 PLC PWM 汽車電子 轉(zhuǎn)換器 電源管理 信號(hào)放大器 關(guān)閉 看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();