基于CYGNAL單片機(jī)和FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì)

　　主程序主要完成單片機(jī)和各個(gè)功能模塊的初始化、對(duì)各個(gè)功能模塊的調(diào)用以及對(duì)FPGA控制器的控制。由于篇幅關(guān)系，只給出主程序的流程圖，如圖5所示。

　　4 可靠性設(shè)計(jì)

　　4．1 電機(jī)慣性引起誤差的補(bǔ)償方法

　　在電機(jī)拖動(dòng)系統(tǒng)中，要考慮電機(jī)的慣性問(wèn)題以便及時(shí)進(jìn)行誤差補(bǔ)償。目前系統(tǒng)中，大都利用一次或二次函數(shù)來(lái)近似電機(jī)的慣性量。而本系統(tǒng)則采用在遠(yuǎn)程控制端人工輸入補(bǔ)償系數(shù)Q的方法來(lái)實(shí)現(xiàn)誤差補(bǔ)償。這里的補(bǔ)償系數(shù)Q的測(cè)量可在排演時(shí)進(jìn)行。

　　系統(tǒng)工作時(shí)，遠(yuǎn)程控制端需設(shè)定路標(biāo)要運(yùn)行到的位置，即計(jì)數(shù)終值和誤差補(bǔ)償系數(shù)。當(dāng)接收到補(bǔ)償系數(shù)測(cè)量命令時(shí)，控制系統(tǒng)將開(kāi)始測(cè)量補(bǔ)償系數(shù)Q。這里假設(shè)輸入終止位置值為S1，實(shí)際終止位置值為S2，那么Q=(S2-S1)/S1×100%（由于慣性的緣大處著眼，S2>S1）。接著控制系統(tǒng)把這個(gè)誤差補(bǔ)償系數(shù)Q送回給遠(yuǎn)程控制器，并且存入存儲(chǔ)器中。在吊桿實(shí)際運(yùn)動(dòng)時(shí)，控制系統(tǒng)都會(huì)對(duì)輸入值進(jìn)行誤差補(bǔ)償，即：實(shí)際運(yùn)行終止值S=輸入值S1-輸入值S1×Q。用此方法得到的電機(jī)慣性量非常精確。

　　4．2 系統(tǒng)的抗干擾設(shè)計(jì)

　　為了保證舞臺(tái)吊桿控制器能夠長(zhǎng)期可靠地運(yùn)行，系統(tǒng)在硬件和軟件兩方面采取了有效的抗干擾措施。其中硬件方面主要采取了3.3V電源和5V電源隔離（它們與電磁隔離）、“看門(mén)狗”等方法。通過(guò)電源隔能夠有效地防止電源電平不穩(wěn)和其它電器對(duì)控制器的干擾，保證了系統(tǒng)的穩(wěn)定性；通過(guò)“看門(mén)狗”能保證程序的正常運(yùn)行，保證了系統(tǒng)的可靠性。軟件方面采取了軟件陷阱等方法。

　　行前研制的大規(guī)模舞臺(tái)控制系統(tǒng)使用8044單片機(jī)完成數(shù)據(jù)處理及計(jì)數(shù)功能，通過(guò)BitBusU總線(xiàn)完成通信功能。由于單片機(jī)的任務(wù)非常繁重，在實(shí)際應(yīng)用中經(jīng)常出現(xiàn)脈沖丟失以及系統(tǒng)相應(yīng)速度慢的問(wèn)題。而本設(shè)計(jì)采用了EDA技術(shù)，將舞臺(tái)吊桿控制器用CYGNAL單片機(jī)和FPGA實(shí)現(xiàn)，并且UDP/IP協(xié)議實(shí)現(xiàn)局域網(wǎng)內(nèi)的通信，解決了上述問(wèn)題。舞臺(tái)控制系統(tǒng)現(xiàn)場(chǎng)應(yīng)用表明，該吊桿控制器性能完全達(dá)到了要求。