FPGA在激光測(cè)距機(jī)電路檢測(cè)系統(tǒng)中的應(yīng)用
加入技術(shù)交流群
4 設(shè)計(jì)中應(yīng)注意的問(wèn)題及解決辦法
4.1電源干擾
檢測(cè)電路，尤其是高精度測(cè)頻、測(cè)脈寬的 FPGA電路，電源部分性能起著舉足輕重的作用。電源一般由 220V交流經(jīng)變壓、整流后獲得，為防止引入交變干擾，需要對(duì)其進(jìn)行加去耦電容和屏蔽處理。由于在設(shè)計(jì)時(shí)對(duì)電源、地線的考慮不周而引起的干擾也會(huì)使 FPGA測(cè)試性能的下降，甚至影響到功能的實(shí)現(xiàn)。為此在設(shè)計(jì)整機(jī)印制板時(shí)要盡量增加電源和地線的寬度，最好是地線比電源線寬。它們的寬度關(guān)系是：地線最寬，電源線次之，信號(hào)線最窄。在每個(gè)集成電路電源處加一個(gè)去耦電容，每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。另外本系統(tǒng)在檢驗(yàn)中發(fā)現(xiàn)，由于在測(cè)試中整機(jī)電流的突然增大，會(huì)使 FPGA復(fù)位芯片的電壓產(chǎn)生抖動(dòng)，進(jìn)而引起 FPGA的復(fù)位動(dòng)作，最后采取在 FPGA的 3.3V端并接一個(gè) 470uF的電容的方法解決了此問(wèn)題。
4.2數(shù)模互擾本文引用地址：http://www.ex-cimer.com/article/191973.htm
由于整個(gè)系統(tǒng)是由數(shù)字電路和模擬電路混合構(gòu)成的，在布線時(shí)需要考慮它們之間互相干擾的問(wèn)題，特別是地線上的噪聲干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線應(yīng)盡可能遠(yuǎn)離敏感的模擬電路器件；對(duì)地線來(lái)說(shuō)，整個(gè) PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在 PCB內(nèi)部處理數(shù)模共地的問(wèn)題。具體做法是在板內(nèi)數(shù)字地和模擬地分開，只在 PCB與外界連接的接口處（如插頭等），數(shù)字地與模擬地通過(guò)一點(diǎn)來(lái)短接。
5結(jié)束語(yǔ)
本文采用 FPGA芯片實(shí)現(xiàn)了檢測(cè)系統(tǒng)中的測(cè)試命令解釋及決策、測(cè)試激勵(lì)信號(hào)的產(chǎn)生、輸入信號(hào)特征參量的測(cè)量等多個(gè)功能模塊，并通過(guò) SPI接口與 MCU配合，完成對(duì)各類電路板的檢測(cè)功能。分析了在實(shí)際應(yīng)用中會(huì)出現(xiàn)的干擾，并采用了有效的解決方法。實(shí)驗(yàn)證明，采用 FPGA的設(shè)計(jì)方案解決了測(cè)試中的難點(diǎn)問(wèn)題，達(dá)到了測(cè)試精度要求，并具有很強(qiáng)的擴(kuò)展性。目前，此項(xiàng)目產(chǎn)品已在多家單位推廣使用。
評(píng)論