<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的多通道校準算法的同步實現

          基于FPGA的多通道校準算法的同步實現

          作者: 時間:2009-07-15 來源:網絡 收藏

            布局布線后的仿真波形如圖4、圖5所示。

            從仿真結果(圖4,圖5)和ISE 8.2i的綜合報告可知,該校正模塊的最高時鐘頻率達到102.5MHz。

            最后,由MATLAB仿真和布局布線后仿真得到的權值,經過MATLAB仿真形成新的方向圖,如圖6所示,可以看出,兩種方向圖基本一致。因此,基于同步的實現完全符合系統(tǒng)要求。

            結語

            由于數據時鐘的同步是FPGA 芯片設計實現的一個常見問題,也是一個重點和難點,很多設計不穩(wěn)定都是源于數據時鐘的同步有問題。而本文提出了解決這一問題的時鐘同步方法,并在硬件上很好地實現了,極大提高了系統(tǒng)穩(wěn)定性。


          上一頁 1 2 3 4 下一頁

          關鍵詞: FPGA 多通道 校準 算法

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();