基于FPGA的多通道校準(zhǔn)算法的同步實(shí)現(xiàn)
加入技術(shù)交流群
FPGA布局布線后的仿真波形如圖4、圖5所示。
從仿真結(jié)果(圖4，圖5)和ISE 8.2i的綜合報(bào)告可知，該校正模塊的最高時(shí)鐘頻率達(dá)到102.5MHz。
最后，由MATLAB仿真和FPGA布局布線后仿真得到的權(quán)值，經(jīng)過MATLAB仿真形成新的方向圖，如圖6所示，可以看出，兩種方向圖基本一致。因此，基于FPGA的多通道校準(zhǔn)同步算法的實(shí)現(xiàn)完全符合系統(tǒng)要求。
結(jié)語
由于數(shù)據(jù)時(shí)鐘的同步是FPGA 芯片設(shè)計(jì)實(shí)現(xiàn)的一個(gè)常見問題，也是一個(gè)重點(diǎn)和難點(diǎn)，很多設(shè)計(jì)不穩(wěn)定都是源于數(shù)據(jù)時(shí)鐘的同步有問題。而本文提出了解決這一問題的時(shí)鐘同步方法，并在硬件上很好地實(shí)現(xiàn)了多通道校準(zhǔn)算法，極大提高了系統(tǒng)穩(wěn)定性。
評論