有效防止FPGA設(shè)計(jì)被克隆的技術(shù)

雖然過去這種軟件已經(jīng)開發(fā)出來，并且在技術(shù)文獻(xiàn)中有過報(bào)告，但目前攻擊者似乎還無法公開得到這些工具。這種軟件的輸出通常是映射到FPGA原語后的扁平設(shè)計(jì)網(wǎng)表；雖然在比特流基礎(chǔ)上向前進(jìn)了一步，但與原始的設(shè)計(jì)源代碼相比還有很大的差距。

攻擊者還可能在比特流級(jí)嘗試和操作設(shè)計(jì)，他們會(huì)有選擇的“翻轉(zhuǎn)”某些比特，然后在關(guān)閉安全特性的情況下監(jiān)視效果。挫敗這種攻擊的關(guān)鍵是使每次‘翻轉(zhuǎn)一個(gè)比特，然后觀察發(fā)生了什么’所需的時(shí)間盡可能長，并使攻擊者很難判斷實(shí)際的安全特性是否完全被關(guān)閉。讀一個(gè)DesignTag代碼需要花數(shù)分鐘時(shí)間，這使得類似這種基于研究的攻擊的可行性大大降低。

與FPGA設(shè)計(jì)安全機(jī)制相比，DesignTag的優(yōu)勢還在于它不依賴于FPGA的特定資源，而攻擊者很容易利用這種依賴性確定比特流中的位置。

基于閃存或反熔絲技術(shù)的FPGA是在工廠中配置的，因此包含DesignTag的代碼不會(huì)泄漏給最終用戶。針對(duì)DesignTag的任何攻擊都將涉及物理性地篡改器件，從而導(dǎo)致FPGA損壞。

熱信號(hào)

到這里你可能想知道為何選擇非傳統(tǒng)的信號(hào)媒介。與芯片內(nèi)電路交流信號(hào)最顯而易見的方法是通過封裝引腳。然而，這種機(jī)制在這種情景下有很大的缺陷。為了有益于最終用戶，標(biāo)記機(jī)制必須獨(dú)立于安裝芯片的電路板，并獨(dú)立于任何系統(tǒng)軟件。

在某些情況下，電路板和系統(tǒng)軟件開發(fā)人員可能就是懷疑濫用IP的那一方。另外，訪問標(biāo)記不應(yīng)要求詳細(xì)地了解包含可疑芯片的系統(tǒng)。在使用BGA芯片和精細(xì)間距扁平封裝時(shí)，即使在電路板上找到合適的位置來探測信號(hào)也可能很有技巧性。因此通過封裝引腳訪問標(biāo)記信息通常要求訓(xùn)練有素的技術(shù)人員才能辦到。

通過封裝的熱通道帶寬很窄，這與DesignTag采用的信號(hào)機(jī)制非常匹配。數(shù)據(jù)傳輸速率很低，但創(chuàng)建代碼只需極少量的比特，而且熱信號(hào)方法還有一些額外的優(yōu)點(diǎn)。例如，熱信號(hào)通過封裝發(fā)送，并被與封裝頂部接觸的探針檢測到，這種方法不會(huì)影響器件的正常工作。由于無需訪問電氣連接，也不需要使用額外的封裝引腳，因此DesignTag可以被增加到現(xiàn)有產(chǎn)品中而不改變其引腳布局。

半熟練操作人員可以從器件所在位置或在測試裝置中進(jìn)行閱讀。高引腳數(shù)量的球柵陣列要求高密度的PCB走線，而引出到測試點(diǎn)的額外走線是個(gè)大問題，可能讓攻擊者想到DesignTag的存在。利用EMI、射頻或電源噪聲的標(biāo)記信號(hào)方式理論上也是可能的。低電平電氣信號(hào)機(jī)制將深受芯片正常工作、快速電源毛刺和地線反彈以及相鄰PCB走線信號(hào)耦合帶來的外部噪聲的影響。而諸如無線電波、主電源和其它EMI等外部信號(hào)源也會(huì)造成干擾。

現(xiàn)代系統(tǒng)要求多個(gè)電源，這些電源必須很好地加以屏蔽和去耦。電源平滑濾波可能負(fù)面影響到芯片輸出的回送信號(hào)，從而降低芯片性能和標(biāo)記信號(hào)質(zhì)量。雖然電氣信號(hào)的寬帶寬能夠提供快速檢測，但實(shí)驗(yàn)表明這種好處無法彌補(bǔ)上述缺點(diǎn)。

本文小結(jié)

反IP侵權(quán)和克隆設(shè)計(jì)的成本在迅速提高。本文介紹的DesignTag技術(shù)提供了在設(shè)計(jì)中增加水印的低成本便利方法。標(biāo)記目標(biāo)設(shè)計(jì)提供了驗(yàn)證盜版或侵權(quán)行為的簡單途徑，無需求助于冗長的工程評(píng)估。只需數(shù)分鐘就能檢測出贗品，這使得DesignTag成為一種值得推廣的解決方案。