FPGA在激光測(cè)速靶中的應(yīng)用
加入技術(shù)交流群
AD7482是ADI公司推出的一款12位高速、低功耗逐次逼近式A／D轉(zhuǎn)換器，配有一個(gè)并行接口，最高吞吐量可達(dá)3MSPS。該器件內(nèi)置一個(gè)低噪聲、寬帶寬采樣一保持放大器，可處理40 MHz以上的輸入頻率。
3．3 存儲(chǔ)器的選擇
可作為固態(tài)記錄器件的半導(dǎo)體件有多種，主要包括SRAM，DRAM，F(xiàn)RAM，F(xiàn)LASH等幾種器件。由于采集的時(shí)間短，數(shù)據(jù)容量小，采用SRAM就能滿足應(yīng)用。N08T1630C1BT是NanoAmp Solutions公司一款低功耗512 k×16 bit SRAM，它有19位地址線，16位數(shù)據(jù)線，邏輯控制簡(jiǎn)單且易實(shí)現(xiàn)。本文引用地址：http://www.ex-cimer.com/article/192018.htm
4 主要模塊邏輯實(shí)現(xiàn)
FPGA設(shè)計(jì)主要包括3個(gè)模塊部分：A／D轉(zhuǎn)換器控制模塊、SRAM控制模塊和計(jì)時(shí)器模塊。系統(tǒng)工作過程為：觸發(fā)信號(hào)觸發(fā)后，FPGA控制A／D轉(zhuǎn)換器開始采集，同時(shí)將A／D轉(zhuǎn)換到的數(shù)據(jù)存儲(chǔ)到SRAM中，200μs后FPGA控制A／D轉(zhuǎn)換器停止采集，等待下一次觸發(fā)信號(hào)的到來。
4．1 A／D轉(zhuǎn)換器控制模塊
AD7482的主要控制信號(hào)有：片選(CS)、讀信號(hào)(RD)、啟動(dòng)轉(zhuǎn)換(CONVST)、忙信號(hào)(BUSY)。其中，片選(CS)、讀信號(hào)(RD)控制轉(zhuǎn)換結(jié)果讀?。粏?dòng)轉(zhuǎn)換(CONVST)控制啟動(dòng)轉(zhuǎn)換過程；忙信號(hào)(BUSY)標(biāo)志AD7482正處于轉(zhuǎn)換過程。AD7482滿額度工作時(shí)的轉(zhuǎn)換時(shí)間(conversion time)為300 ns，其中，跟蹤保持獲取時(shí)間(track-and-hold acquisitiontime)為70 ns．轉(zhuǎn)換結(jié)果存取時(shí)間為30 ns。實(shí)際應(yīng)用中，2MSPS的采樣頻率就能滿足系統(tǒng)的要求，CONVST控制轉(zhuǎn)換開啟關(guān)閉，CS和RD連接在一起控制轉(zhuǎn)換結(jié)果的存取，編寫VHDL程序，在QuartusII軟件中仿真，仿真結(jié)果如圖3所示。
圖3中，convst跳轉(zhuǎn)為低電平時(shí)，AD7482開始模數(shù)轉(zhuǎn)換，rd跳轉(zhuǎn)為低電平時(shí)，將轉(zhuǎn)換的結(jié)果讀取到SRAM中。
4．2 SRAM控制模塊
A／D轉(zhuǎn)換器每轉(zhuǎn)換一次，F(xiàn)PGA控制A／D轉(zhuǎn)換器將轉(zhuǎn)換的結(jié)果讀取存儲(chǔ)到SRAM中。N08T1630ClBT的主要控制信號(hào)有：片選(CE)、寫使能(WE)、輸出使能(0E)、高字節(jié)使能(UB)、低字節(jié)使能(LB)。N08T1630C1BT的寫時(shí)序?yàn)椋捍_定地址=>拉低CE=>拉低WE一>將要寫入的12位數(shù)據(jù)置于數(shù)據(jù)線上=>拉高wE。電路中將N08T1630C1BT的片選(CE)端和寫使能(WE)端連接到一起，由FPGA發(fā)出的rd信號(hào)進(jìn)行控制，即可完成A／D轉(zhuǎn)換結(jié)果的數(shù)據(jù)存儲(chǔ)，編寫相應(yīng)的VHDL程序，在QuartusII軟件中仿真，仿真結(jié)果如圖4所示：rd跳轉(zhuǎn)為低電平時(shí)，數(shù)據(jù)寫入SRAM，SRAM的地址位加一。
4．3 計(jì)時(shí)器模塊
由于啟動(dòng)靶和終止靶之間的距離s是已知的，只要能測(cè)出子彈通過啟動(dòng)靶和終止靶之間的時(shí)間t，就可利用v=s／t測(cè)出子彈的速度。用VHDL語言編一以啟動(dòng)靶觸發(fā)信號(hào)為啟動(dòng)信號(hào)和以終止靶觸發(fā)信號(hào)為停止計(jì)數(shù)的計(jì)時(shí)器，便可得出子彈通過啟動(dòng)靶和終止靶之間的時(shí)間。計(jì)數(shù)器的編程很簡(jiǎn)單，在此就不再多作說明。
5 結(jié)論
通過對(duì)激光測(cè)速靶數(shù)據(jù)采集系統(tǒng)的改進(jìn)，采用FPGA控制A／D轉(zhuǎn)換器來完成數(shù)據(jù)采集，以代替現(xiàn)成的數(shù)據(jù)采集卡，具有電路簡(jiǎn)單、易于擴(kuò)展、體積小等優(yōu)點(diǎn)，大大降低了測(cè)速靶的成本，進(jìn)一步增加了系統(tǒng)應(yīng)用的靈活性。
評(píng)論