基于FPGA的DVI/HDMI接口實(shí)現(xiàn)

ECP2M傳送鎖相環(huán)有最佳的操作范圍，預(yù)定義的范圍為：Low、MedLow、 Med、MedHigh 和 High。通過(guò)SCI總線(xiàn)，所有這些范圍在ECP2M中都是動(dòng)態(tài)配置的。因?yàn)橛懈鞣N各樣的顯示分辨率，針對(duì)理想的輸出率，DVI/HDMI參考設(shè)計(jì)必須有SERDES組。例如，如果要求一個(gè)720p的HDMI顯示，即742.5Mbps，SERDES PCS必須設(shè)置在適當(dāng)?shù)姆秶?MedLow)。顯示的數(shù)據(jù)是放置在一個(gè)由DVI/HDMI參考設(shè)計(jì)定義的FIFO中。同步從三個(gè)T M D S的每個(gè)通道中讀取數(shù)據(jù)，然后將FIFO的數(shù)據(jù)移至PCS，再用SERDES進(jìn)行傳輸。PCS設(shè)置成10位模式，串行輸出FIFO的數(shù)據(jù)。在這一階段，采用合適的時(shí)鐘，數(shù)據(jù)將被轉(zhuǎn)換為新的T M D S 流，使接收器恢復(fù)信號(hào)，如果配上顯示器，就會(huì)出現(xiàn)圖像。具體原理見(jiàn)圖5。

圖5：DVI/HDM傳輸原理圖。

系統(tǒng)演示和驗(yàn)證

這個(gè)DVI/HDMI參考設(shè)計(jì)是經(jīng)過(guò)檢驗(yàn)和驗(yàn)證的，并遵守相關(guān)規(guī)范。萊迪思已經(jīng)實(shí)現(xiàn)了DVI環(huán)回演示，展示了設(shè)計(jì)的功能。可用ECP2M50E-SEV SERDES評(píng)估板和其它硬件來(lái)進(jìn)行演示，萊迪思半導(dǎo)體公司提供評(píng)估板和其他硬件。除了電路板之外，系統(tǒng)演示還需要DVI至SMA的接口卡、各種DVI和SMA電纜、一個(gè)DVI源和監(jiān)視器。整個(gè)演示和測(cè)試設(shè)置如圖6所示。

圖6：DVI/HDMI參考設(shè)計(jì)的演示和測(cè)試設(shè)置。

通過(guò)DVI至DVI或HDMI到DVI電纜，從筆記本電腦的接口得到DVI/HDMI數(shù)據(jù)流。DVI至SMA接口卡將轉(zhuǎn)換為DVI連接器至SMA，可通過(guò)SMA電纜與評(píng)估板相連接。一旦信號(hào)到達(dá)FPGA，將進(jìn)行處理并環(huán)回至TX SERDES通道。然后，通過(guò)SMA電纜傳輸數(shù)據(jù)送回到電路板上的SMA至DVI適配器，并最終在顯示器上進(jìn)行比較。ECP2M集成了用來(lái)接收和發(fā)送三個(gè)DVI T M D S數(shù)據(jù)流的代碼。在FPGA內(nèi)完成字節(jié)對(duì)齊和同步邏輯，并將數(shù)據(jù)存入FIFO。在傳輸方向，ECP2M從FIFO中取得數(shù)據(jù)，以10位的模式直接傳送至SERDES。該設(shè)計(jì)確保可在FIFO中三個(gè)DVI/HDMI通道完全對(duì)齊。

利用內(nèi)置的SERDES和可以從萊迪思半導(dǎo)體公司得到的參考設(shè)計(jì)，ECP2M可以成功地實(shí)現(xiàn)接收和/或傳送DVI/HDMI接口功能。通過(guò)使用FPGA技術(shù)和參考設(shè)計(jì)，設(shè)計(jì)人員能夠很快地實(shí)現(xiàn)設(shè)計(jì)的其余部分，并無(wú)縫地連接到一個(gè)DVI/ HDMI接口，以滿(mǎn)足他們自己的特殊要求。